Assume that the processes are runni

Assume that the processes are running on different processors, and that locations A and B are originally cached by both processors with the initial value of 0. If writes always take immediate effect and are immediately seen by other proces¬sors, it will be impossible for both if statements (labeled LI and L2) to evaluate their conditions as true, since reaching the if statement means that either A or B must have been assigned the value 1. But suppose the write invalidate is delayed, and the processor is allowed to continue during this delay. Then, it is possible that both PI and P2 have not seen the invalidations for B and A (respectively) before they attempt to read the values. The question now is should this behavior be allowed, and, if so, under what conditions?
The most straightforward model for memory consistency is called sequential consistency. Sequential consistency requires that the result of any execution be the same as if the memory accesses executed by each processor were kept in order and the accesses among different processors were arbitrarily interleaved. Sequential consistency eliminates the possibility of some nonobvious execution in the previous example because the assignments must be completed before the if statements are initiated.
The simplest way to implement sequential consistency is to require a proces¬sor to delay the completion of any memory access until all the invalidations caused by that access are completed. Of course, it is equally effective to delay the next memory access until the previous one is completed. Remember that memory consistency involves operations among different variables: The two accesses that must be ordered are actually to different memory locations. In our example, we must delay the read of A or B (A == 0 or B == 0) until the previous write has
completed (B = 1 or A = 1). Under sequential consistency, we cannot, for example, simply place the write in a write buffer and continue with the read.
Although sequential consistency presents a simple programming paradigm, it reduces potential performance, especially in a multiprocessor with a large num¬ber of processors or long interconnect delays, as we can see in the following example.

Kết quả (Việt) 1:

Giả sử rằng các quy trình đang chạy trên bộ vi xử lý khác nhau, và địa điểm A và B ban đầu được lưu trữ bởi cả hai bộ vi xử lý với giá trị ban đầu là 0. Nếu viết luôn có hiệu lực ngay lập tức và ngay lập tức được nhìn thấy bởi các proces¬sors, nó sẽ không thể cho cả hai nếu báo cáo (có nhãn LI và L2) để đánh giá các điều kiện của họ như là đúng sự thật, kể từ khi đạt nếu tuyên bố có nghĩa là hoặc là A hoặc B phải được gán giá trị 1. Nhưng giả sử viết làm mất hiệu lực là bị trì hoãn, và bộ vi xử lý được cho phép để tiếp tục trong thời gian chậm trễ này. Sau đó, nó có thể là PI và P2 đã không nhìn thấy invalidations cho B và A (tương ứng) trước khi họ cố gắng để đọc các giá trị. Các câu hỏi bây giờ là hành vi này được phép, và, nếu có, dưới những điều kiện gì?Các mô hình đơn giản nhất cho thống nhất bộ nhớ được gọi là tuần tự nhất quán. Trình tự thống nhất đòi hỏi kết quả thực hiện bất kỳ là giống như khi truy cập bộ nhớ được thực hiện bởi mỗi bộ vi xử lý được giữ trong thứ tự và truy cập giữa các bộ vi xử lý khác nhau đã được tùy tiện interleaved. Trình tự thống nhất loại bỏ khả năng thực hiện một số nonobvious trong ví dụ trước vì bài tập phải được hoàn tất trước khi báo cáo được khởi xướng.Cách đơn giản nhất để thực hiện trình tự thống nhất là để yêu cầu một proces¬sor để trì hoãn việc hoàn thành bất kỳ truy cập bộ nhớ cho đến khi tất cả các invalidations do truy cập được hoàn thành. Tất nhiên, đó là hiệu quả như nhau để trì hoãn việc truy cập vào bộ nhớ tiếp theo cho đến khi trước đó hoàn tất. Hãy nhớ rằng bộ nhớ tính thống nhất liên quan đến các hoạt động giữa các biến khác nhau: Các đường dẫn truy cập hai phải được đặt là trí nhớ thực sự đến khác nhau. Trong ví dụ của chúng tôi, chúng ta phải trì hoãn đọc của A hoặc B (A == 0 hoặc B == 0) cho đến khi viết trước đã hoàn thành (B = 1 hay A = 1). Theo trình tự thống nhất, chúng tôi không thể, ví dụ, chỉ đơn giản là nơi viết trong bộ đệm viết và tiếp tục đọc.Mặc dù trình tự thống nhất trình bày một mô hình lập trình đơn giản, nó làm giảm hiệu suất tiềm năng, đặc biệt là trong một sự với một num¬ber lớn, bộ xử lý hoặc dài dây tín hiệu chậm trễ, như chúng ta có thể thấy trong ví dụ sau.

Kết quả (Việt) 2:

Giả định rằng các tiến trình đang chạy trên bộ vi xử lý khác nhau, và các địa điểm A và B được ban đầu được lưu trữ bởi cả hai bộ vi xử lý với giá trị ban đầu là 0. Nếu viết luôn luôn có hiệu lực ngay lập tức nhìn thấy bởi proces¬sors khác, nó sẽ không thể cho cả hai nếu báo cáo (có nhãn LI và L2) để đánh giá tình trạng của họ là đúng sự thật, kể từ khi đạt câu lệnh if có nghĩa là A hoặc B phải được gán giá trị 1. Nhưng giả sử ghi vô hiệu bị trì hoãn, và bộ vi xử lý được phép tiếp tục trong sự chậm trễ này. Sau đó, có thể là cả hai PI và P2 đã không nhìn thấy invalidations cho B và A (tương ứng) trước khi họ cố gắng để đọc các giá trị. Câu hỏi hiện nay là nên hành vi này được cho phép, và nếu như vậy, trong điều kiện gì?
Các mô hình đơn giản nhất để thống nhất bộ nhớ được gọi là nhất quán tuần tự. Nhất quán tuần tự đòi hỏi rằng kết quả của bất kỳ thực thể giống như nếu bộ nhớ các truy cập được thực hiện bởi mỗi bộ vi xử lý được xếp theo thứ tự và truy cập giữa các bộ vi xử lý khác nhau đã được tùy tiện xen kẽ. Nhất quán tuần tự loại bỏ khả năng của một số thực hiển nhiên trong ví dụ trước vì các bài tập phải được hoàn thành trước khi báo cáo này được khởi xướng.
Cách đơn giản nhất để thực hiện nhất quán tuần tự là yêu cầu một proces¬sor để trì hoãn việc hoàn thành bất kỳ truy cập bộ nhớ cho đến khi tất cả các invalidations do truy cập được hoàn thành. Tất nhiên, nó cũng không kém phần hiệu quả để trì hoãn việc truy cập bộ nhớ tiếp theo cho đến khi trước đó được hoàn tất. Hãy nhớ rằng sự thống nhất bộ nhớ liên quan đến hoạt động giữa các biến khác nhau: Hai truy cập phải được ra lệnh đang thực sự đến vị trí bộ nhớ khác nhau. Trong ví dụ của chúng tôi, chúng tôi phải trì hoãn việc đọc của A hoặc B (A == 0 hoặc B == 0) cho đến khi ghi trước đó đã
hoàn thành (B = 1 hoặc A = 1). Dưới sự nhất quán tuần tự, chúng ta có thể không, ví dụ, chỉ cần đặt ghi trong một bộ đệm ghi và tiếp tục đọc.
Mặc dù thống nhất trình tự trình bày một mô hình lập trình đơn giản, nó làm giảm hiệu quả tiềm năng, đặc biệt là trong một đa với một num¬ber lớn các bộ vi xử lý hoặc chậm trễ nối dài, như chúng ta có thể thấy trong các ví dụ sau đây.