A processor accesses main memory wi

A processor accesses main memory with an average access time of T2. A smaller cache
memory is interposed between the processor and main memory. The cache has a
significantly faster access time of T1 < T2. The cache holds, at any time, copies of some
main memory words and is designed so that the words more likely to be accessed
in the near future are in the cache. Assume that the probability that the next word
accessed by the processor is in the cache is H, known as the hit ratio.
a. For any single memory access, what is the theoretical speedup of accessing the
word in the cache rather than in main memory?
b. Let T be the average access time. Express T as a function of T1, T2, and H. What is
the overall speedup as a function of H?
c. In practice, a system may be designed so that the processor must first access the
cache to determine if the word is in the cache and, if it is not, then access main
memory, so that on a miss (opposite of a hit), memory access time is T1 + T2.
Express T as a function of T1, T2, and H. Now calculate the speedup and compare
to the result produced in part (b).

Kết quả (Việt) 2:

Một bộ xử lý truy cập bộ nhớ chính với một thời gian truy cập trung bình của T2. Một bộ nhớ cache nhỏ hơn
bộ nhớ được đặt xen giữa bộ xử lý và bộ nhớ chính. Các bộ nhớ cache có một
thời gian truy cập nhanh hơn đáng kể của T1 <T2. Các bộ nhớ cache giữ, bất cứ lúc nào, các bản sao của một số
từ bộ nhớ chính và được thiết kế để từ nhiều khả năng được truy cập
trong tương lai gần là trong bộ nhớ cache. Giả sử rằng xác suất từ tiếp theo
truy cập bởi các bộ xử lý trong bộ nhớ cache là H, được gọi là tỷ lệ hit.
A. Đối với bất kỳ truy cập bộ nhớ duy nhất, tăng tốc lý thuyết của việc truy cập là những gì
từ trong bộ nhớ cache chứ không phải trong bộ nhớ chính?
B. Gọi T là thời gian truy cập trung bình. Bày tỏ T là một chức năng của T1, T2, và H. là gì
tăng tốc toàn diện như là một chức năng của H?
C. Trong thực tế, một hệ thống có thể được thiết kế sao cho các bộ vi xử lý đầu tiên phải truy cập vào
bộ nhớ cache để xác định nếu từ đó có trong bộ nhớ cache, và nếu nó không phải là, sau đó truy cập chính
bộ nhớ, do đó trên một lỡ (đối diện của một hit), thời gian truy cập bộ nhớ là T1 + T2.
nhanh T như là một chức năng của T1, T2, và H. Bây giờ tính toán tăng tốc và so sánh
với kết quả sản xuất trong phần (b).