Lesson 1 Homework[1.1] An engineer

Lesson 1 Homework

[1.1] An engineer claims the following about the digital format: "In a digital system, logic '0' and logic '1' are represented by two voltage levels. Since there is a significant voltage difference between the two levels, noise will not affect the logic value, and thus digitized information is immune to noise." Is this statement correct? Explain.
[1.2] Volume of sale (i.e., the number of parts sold) is a factor when determining which device technology is to be used. Assume that a system can be implemented by FPGA, gate array or standard-cell technology. The per-part cost is $15, $3, and $1 for FPGA, gate array, and standard cell respectively. Gate-array and standard-cell technologies also involve a one-time mask generation cost of $20,000 and $100,000 respectively.
Assume the number of parts sold is N. Derive the equation of per-unit cost for the three technologies.
Plot the equations with N as the x-axis.
Determine the range of N for which FPGA technology has the minimal per-unit cost.
Determine the range of N for which gate-array technology has the minimal per-unit cost.
Determine the range of N for which standard-cell technology has the minimal per-unit cost.
[1.3] What is the view (behavioral, structural, or physical) of the following illustration?

Circuit

[1.4] What is abstraction? Why is it important for digital system design?
[1.5] What is the difference between testing and verification?
Install and test the latest Xilinx ISE: \dfec-lic1classessoftwarexilinx
Turn-In Requirements

Answers to the above questions
Screenshot (or demo) to your instructor of the PlanAhead software running on your computer.

Kết quả (Việt) 1:

Bài tập về nhà bài 1[1.1] kỹ sư một tuyên bố sau đây về các định dạng kỹ thuật số: "trong một hệ thống kỹ thuật số, logic '0' và logic '1' được đại diện bởi hai điện áp cấp. Kể từ khi có một sự khác biệt đáng kể điện áp giữa hai cấp độ, tiếng ồn sẽ không ảnh hưởng đến giá trị logic, và vì vậy thông tin số hóa là miễn dịch với tiếng ồn." Tuyên bố này là đúng? Giải thích.[1.2] khối lượng bán hàng (tức là, số lượng bán các bộ phận) là một yếu tố khi xác định công nghệ thiết bị là để sử dụng. Giả sử rằng một hệ thống có thể được thực hiện bởi FPGA, gate array hoặc di động tiêu chuẩn công nghệ. Chi phí cho mỗi phần là $15, 3 $ và $1 cho FPGA, gate array và tế bào tiêu chuẩn tương ứng. Công nghệ Gate array và tế bào tiêu chuẩn cũng bao gồm một mặt nạ một lần thế hệ chi phí $20,000 và $100,000 tương ứng.Giả sử số phần bán N. Derive phương trình của một đơn vị chi phí cho các công nghệ ba.Nội dung các phương trình với N như trục x.Xác định phạm vi N cho FPGA mà công nghệ có tối thiểu cho một đơn vị chi phí.Xác định phạm vi N cho mà gate-mảng công nghệ có tối thiểu cho một đơn vị chi phí.Xác định phạm vi N mà công nghệ tế bào tiêu chuẩn có tối thiểu cho một đơn vị chi phí.[1.3] những gì là quan (hành vi, cấu trúc hay vật lý) của tác giả sau đây?Mạch[1.4] điều gì sẽ là trừu tượng? Tại sao là nó rất quan trọng cho thiết kế kỹ thuật số hệ thống?[1.5] điều gì sẽ là sự khác biệt giữa thử nghiệm và xác minh?Cài đặt và thử nghiệm ISE Xilinx mới nhất: \dfec-lic1classessoftwarexilinxLần lượt nhập yêu cầuCâu trả lời cho câu hỏi trênẢnh chụp màn hình (hoặc bản demo) để hướng dẫn của bạn PlanAhead phần mềm chạy trên máy tính của bạn.

Kết quả (Việt) 2:

Bài 1 Bài tập về nhà

[1.1] Một kỹ sư tuyên bố sau đây về các định dạng kỹ thuật số: "Trong một hệ thống kỹ thuật số, logic '0' và logic '1' được đại diện bởi hai cấp điện áp Vì có một sự khác biệt điện áp có ý nghĩa giữa hai cấp độ,. tiếng ồn sẽ không ảnh hưởng đến giá trị logic, và các thông tin như vậy, số hóa là miễn dịch với tiếng ồn. " Là tuyên bố này có đúng không? Giải thích.
[1,2] Khối lượng bán hàng (ví dụ, số lượng của các bộ phận bán) là một yếu tố khi quyết định những công nghệ thiết bị được sử dụng. Giả sử rằng một hệ thống có thể được thực hiện bởi FPGA, mảng cửa khẩu hoặc tiêu chuẩn công nghệ tế bào. Chi phí cho mỗi phần là $ 15, $ 3, và $ 1 cho FPGA, gate array, và tế bào tiêu chuẩn tương ứng. Gate-mảng và tiêu chuẩn-cell công nghệ cũng liên quan đến một lần chi phí phát mặt nạ của $ 20.000 và 100.000 $ tương ứng.
Giả sử số lượng của các bộ phận bán là N. Rút ra phương trình của chi phí cho mỗi đơn vị cho ba công nghệ.
Biểu diễn các phương trình với N là trục x.
Xác định phạm vi của N mà công nghệ FPGA có tối thiểu chi phí cho mỗi đơn vị.
Xác định phạm vi của N mà công nghệ cổng mảng có tối thiểu chi phí cho mỗi đơn vị.
Xác định phạm vi của N mà tiêu chuẩn công nghệ -cell có tối thiểu chi phí cho mỗi đơn vị.
[1,3] xem (hành vi, cơ cấu, hoặc vật lý) của hình minh họa sau đây là gì?

Circuit

[1,4] trừu tượng là gì? Tại sao nó quan trọng để thiết kế hệ thống kỹ thuật số?
[1,5] sự khác biệt giữa kiểm tra và xác minh là gì?
Cài đặt và thử nghiệm mới nhất của Xilinx ISE: \ dfec-lic1 lớp software Xilinx
Turn-Trong yêu cầu

câu trả lời cho các câu hỏi trên
Ảnh chụp màn hình (hoặc demo) để hướng dẫn phần mềm của bạn PlanAhead chạy trên máy tính của bạn.