4. Upon receiving an INTA from the

4. Upon receiving an INTA from the CPU group, the highest priority ISR bit is set and the corresponding IRR bit is reset. The 8259A does not drive the Data Bus during this cycle.

Kết quả (Việt) 1:

4. sau khi nhận được một INTA từ nhóm CPU, bit ISR ưu tiên cao nhất được thiết lập và chút IRR tương ứng được đặt lại. 8259A không lái xe buýt dữ liệu trong chu kỳ này.

Kết quả (Việt) 2:

4. Khi nhận được một INTA từ nhóm CPU, các bit ưu tiên ISR cao nhất được thiết lập và bit IRR tương ứng là thiết lập lại. Các 8259A không lái xe Bus dữ liệu trong chu kỳ này.