Figure 4.22shows inverter, 3-input

Figure 4.22
shows inverter, 3-input NAND, and 3-input NOR gates with transistor widths chosen to
achieve unit resistance, assuming pMOS transistors have twice the resistance of nMOS
transistors.
5 The inverter presents three units of input capacitance. The NAND presents
five units of capacitance on each input, so the logical effort is 5/3. Similarly, the NOR pre-
sents seven units of capacitance, so the logical effort is 7/3. This matches our expectation
that NANDs are better than NORs because NORs have slow pMOS transistors in series.

Kết quả (Việt) 1:

Con số 4.22cho thấy biến tần, 3-đầu vào NAND, và 3-đầu vào NOR cửa với độ rộng bóng bán dẫn chọnđạt được đơn vị sức đề kháng, giả sử bóng bán dẫn pMOS có hai lần là cuộc kháng cự của nMOSbóng bán dẫn.5 các biến tần trình bày ba đơn vị của đầu vào điện dung. Những món quà NANDfive các đơn vị của điện dung trên mỗi đầu vào, do đó, các nỗ lực hợp lý là 5/3. Tương tự, NOR trướcsents bảy các đơn vị của điện dung, do đó, các nỗ lực hợp lý là 7/3. Điều này phù hợp với kỳ vọng của chúng tôirằng NANDs là tốt hơn so với NORs vì NORs đã chậm pMOS bóng bán dẫn trong loạt.

Kết quả (Việt) 2:

Hình 4.22
cho thấy biến tần, NAND 3-đầu vào, và 3 đầu vào NOR cửa với chiều rộng transistor lựa chọn để
đạt được kháng đơn vị, giả sử pMOS bóng bán dẫn có hai lần điện trở của nMOS
transistor.
5 Inverter trình bày ba đơn vị của điện dung đầu vào. Các NAND trình bày
fi ve đơn vị của điện dung trên mỗi đầu vào, do đó, các nỗ lực hợp lý là 5/3. Tương tự như vậy, các NOR trước
sents bảy đơn vị của điện dung, do đó, các nỗ lực hợp lý là 7/3. Điều này phù hợp với kỳ vọng của chúng tôi
rằng NANDs là tốt hơn so với NORs vì NORs có pMOS chậm bóng bán dẫn trong series.