• 2-5 years of digital ASIC design/

• 2-5 years of digital ASIC design/verification experience
• Experience with RTL design.
• Experience with SDC and timing analysis a plus
• Experience with System Verilog, SVA and functional coverage a plus
• Experience with verification methodology such as OVM/UVM/VMM a plus
• Experience with EDA tools such as CVS/NC, Design-Compiler, Formality/Conformal
* Experience with the JEDEC standard such as SPI and DDR a plus
* Familiar to the emulation system like Veloce or Zebu
• Good English communications skills, both verbal and writing.

Kết quả (Việt) 1:

• 2-5 năm kinh nghiệm kỹ thuật số thiết kế/xác minh ASIC • Kinh nghiệm với RTL thiết kế.• Kinh nghiệm với SDC và thời gian phân tích một cộng• Kinh nghiệm với hệ thống Verilog, SVA và chức năng bảo hiểm một cộng• Kinh nghiệm với phương pháp xác minh chẳng hạn như OVM/UVM/VMM một cộng• Kinh nghiệm với công cụ thiết kế vi mạch như CVS/NC, thiết kế-trình biên dịch, hình thức/Conformal * Kinh nghiệm với tiêu chuẩn như SPI và DDR JEDEC một cộng* Quen thuộc với hệ thống thi đua như Veloce hoặc Zebu • Kỹ năng giao tiếp tiếng Anh tốt, cả hai bằng lời nói và viết.

Kết quả (Việt) 2:

• 2-5 năm của kỹ thuật số ASIC thiết kế / xác minh kinh nghiệm
• Có kinh nghiệm về thiết kế RTL.
• Kinh nghiệm với SDC và thời gian phân tích một cộng
• Kinh nghiệm với hệ thống Verilog, SVA và vùng phủ sóng chức năng một cộng
• Có kinh nghiệm về phương pháp xác minh như OVM / UVM / VMM một cộng
• Có kinh nghiệm với các công cụ thiết kế vi mạch như CVS / NC, Thiết kế-Compiler, hình thức / giác
* Kinh nghiệm với các tiêu chuẩn JEDEC như SPI và DDR một cộng
* Quen thuộc với hệ thống thi đua như Veloce hoặc Zebu
• Kỹ năng giao tiếp tốt bằng tiếng Anh, cả nói và viết.