Data FlowThe exact sequence of even

Data Flow
The exact sequence of events during an instruction cycle depends on the design of the CPU. We can, however, indicate in general terms what must happen. Let us assume that a CPU that employs a memory address register (MAR), a memory buffer register (MBR), a program counter(PC), and an instruction register(IR)
During the fetch cycle, an instruction is read from memory. Figure 12.6 shows the flow of data during this cycle. The PC contains the address of the next instruction to be fetched. This address is moved to the MAR and placed on the address bus, The control unit requests a memory read, and the result is placed on the data bus and copied into the MBR and then moved to the IR. Meanwhile, the PC is incremented by I, preparatory for the next fetch
Once the fetch cycle is over, the control unit examines the contents of the IR to determine if it contains an operand specifier using indirect addressing. If so, an indirect cycle is performed. As shown in Figure 12.7, this is a simple cycle. The right- most N bits of the MBR, which contain the address reference, are transferred to the MAR. Then the control unit requests a memory read, to get the desired address of the operand into the MBR
The fetch and indirect cycles are simple and predictable. The execute cycle takes many form depends on which of the various machine instruction
The illustrates more correctly the nature of the instruction cycle
Another way to view this process
Once an instruction is fetched, its operand specifiers must be identified. Each input operand in memory is then fetched, and this process may require indirect addressing. Register- based operands need not be be fetched. On the opcode is executed, a similar process may be needed to store the result in main memory
which is a revised version of figure3.12
The main line of activity consists of alter-nating instruction fetch and instruction excution activities. After an instruction is fetched, it is examined to determine if any indirect addressing is involved. If so the required operands are fetched using indirect addressing. Following execution , an interruprt may be processed before the next instruction fetch.
We can think of the fetching of inderct addresses as one more instruction sub-cycle.
Fetch
Interpret the opcode anperform the indicated operation
If Interruprts are enabled and an Interruprt has occurred, d

we are now in a position to elaborate somewhat on the instruction cycle
we must introduce one additional subcycle, know as the indirect cycle
The indirect cycle
We have seen, in Chapter 11, that the execution of an instruction may involve one or more operands in memory, each of which requires a memory access

Further, if indirect addressing is used, then additional memory accesses are required

Kết quả (Việt) 1:

Luồng dữ liệuChuỗi sự kiện trong một chu trình hướng dẫn, chính xác phụ thuộc vào thiết kế của CPU. Chúng tôi có thể, Tuy nhiên, cho thấy nói chung điều khoản những gì phải xảy ra. Hãy để chúng tôi giả định rằng một CPU sử dụng một bộ nhớ địa chỉ đăng ký (APR), một bộ nhớ đệm đăng ký (MBR), một chương trình counter(PC) và một register(IR) hướng dẫnTrong chu kỳ lấy, một hướng dẫn được đọc từ bộ nhớ. Con số 12.6 cho thấy dòng chảy dữ liệu trong suốt chu kỳ này. Các máy tính có chứa địa chỉ của các hướng dẫn tiếp theo để được tải về. Địa chỉ này di chuyển đến MAR và được đặt trên xe bus địa chỉ, các đơn vị kiểm soát yêu cầu một bộ nhớ đọc, và kết quả là được đặt trên các xe buýt dữ liệu và sao chép vào MBR và sau đó chuyển tới IR. Trong khi đó, máy PC incremented bởi I, chuẩn bị để tìm nạp tiếp theoSau khi chu kỳ lấy trên, các đơn vị kiểm soát sẽ kiểm tra nội dung của các IR để xác định nếu nó có chứa một specifier operand sử dụng địa chỉ gián tiếp. Nếu như vậy, một chu kỳ gián tiếp được thực hiện. Như minh hoạ trong hình 12.7, đây là một chu kỳ đơn giản. Các quyền nhất N bit của MBR, có chứa tài liệu tham khảo địa chỉ, được chuyển giao cho tháng BA. Sau đó các đơn vị kiểm soát yêu cầu một bộ nhớ đọc, để có được địa chỉ mong muốn của operand vào MBRTìm nạp và chu kỳ gián tiếp là đơn giản và dự đoán được. Thực hiện chu trình diễn nhiều mẫu phụ thuộc vào đó giảng dạy khác nhau của máyCác minh hoạ một cách chính xác hơn bản chất của các chu trình giảng dạyMột cách khác để xem quá trình nàySau khi một lệnh được lấy, specifiers operand của nó phải được xác định. Mỗi operand đầu vào trong bộ nhớ sau đó tải về, và quá trình này có thể yêu cầu địa chỉ gián tiếp. Đăng ký-dựa operands không cần phải được tải về. Trên opcode được thực thi, một quá trình tương tự có thể cần thiết để lưu trữ các kết quả trong bộ nhớ chínhđó là một phiên bản sửa đổi của figure3.12Dòng chính của hoạt động này bao gồm tìm nạp thay đổi-nating hướng dẫn và hướng dẫn thềEcung hoạt động. Sau khi một lệnh được lấy, nó được kiểm tra để xác định nếu bất kỳ địa chỉ gián tiếp là có liên quan. Nếu như vậy operands yêu cầu được lấy bằng cách sử dụng địa chỉ gián tiếp. Sau khi thực hiện một interruprt có thể được xử lý trước khi lấy chỉ dẫn tiếp theo.Chúng tôi có thể nghĩ rằng lấy inderct địa chỉ như là một chu kỳ phụ hướng dẫn thêm. LấyGiải thích opcode anperform hoạt động được chỉ địnhNếu Interruprts được kích hoạt và một Interruprt đã xảy ra, dchúng tôi bây giờ đang ở một vị trí để xây dựng một chút về chu kỳ hướng dẫnchúng tôi phải giới thiệu một bổ sung subcycle, biết như là chu kỳ gián tiếpChu kỳ gián tiếpChúng ta đã thấy, trong chương 11, thực hiện một chỉ dẫn có thể bao gồm một hoặc nhiều operands trong bộ nhớ, mỗi trong số đó yêu cầu một truy cập bộ nhớHơn nữa, nếu địa chỉ gián tiếp được sử dụng, sau đó truy cập bổ sung bộ nhớ được yêu cầu

Kết quả (Việt) 2:

Dữ liệu lưu lượng
Trình tự chính xác của các sự kiện trong một hướng dẫn chu kỳ phụ thuộc vào thiết kế của CPU. Chúng tôi có thể, tuy nhiên, chỉ ra một cách chung chung những gì phải xảy ra. Hãy để chúng tôi giả định rằng một CPU mà sử dụng một thanh ghi địa chỉ bộ nhớ (MAR), một thanh ghi bộ nhớ đệm (MBR), một bộ đếm chương trình (PC), và đăng ký chỉ dẫn (IR)
Trong lấy chu kỳ, một lệnh được đọc từ bộ nhớ. Hình 12.6 cho thấy dòng chảy của dữ liệu trong chu kỳ này. Các máy tính có chứa địa chỉ của lệnh kế tiếp để được lấy. Địa chỉ này được chuyển đến MAR và được đặt trên bus địa chỉ, Bộ điều khiển yêu cầu một bộ nhớ đọc, và kết quả được đặt trên bus dữ liệu và sao chép vào MBR và sau đó chuyển đến IR. Trong khi đó, các máy tính được gia tăng bởi tôi, chuẩn bị cho việc tiếp theo lấy
Khi lấy chu kỳ đã qua, các đơn vị kiểm soát kiểm tra các nội dung của IR để xác định xem nó có chứa một specifier toán hạng bằng địa chỉ gián tiếp. Nếu vậy, một chu kỳ gián tiếp được thực hiện. Như thể hiện trong hình 12.7, đây là một chu trình đơn. Nhất N bit tên bên phải của MBR, có chứa các tài liệu tham khảo địa chỉ, được chuyển giao cho tháng ba
Sau đó, các đơn vị kiểm soát yêu cầu đọc bộ nhớ, để có được địa chỉ mong muốn của toán hạng vào MBR Việc lấy và chu kỳ gián tiếp là đơn giản và dễ dự đoán. Chu trình thực hiện có nhiều hình thức phụ thuộc vào các lệnh máy khác nhau
minh họa một cách chính xác hơn bản chất của chu trình hướng dẫn
cách khác để xem quá trình này
khi một lệnh được nạp, specifiers toán hạng của nó phải được xác định. Mỗi toán hạng đầu vào trong bộ nhớ là sau đó lấy, và quá trình này có thể yêu cầu địa chỉ gián tiếp. Register- toán hạng dựa không cần phải được lấy.
Trên opcode được thực thi, một quá trình tương tự có thể cần thiết để lưu trữ các kết quả trong bộ nhớ chính là một phiên bản sửa đổi của figure3.12
Dòng hoạt động chính bao gồm lấy và hướng dẫn THI HÀNH hoạt động giảng dạy của alter làm-NATing. Sau khi một lệnh được nạp, nó được kiểm tra để xác định xem bất kỳ địa chỉ gián tiếp là tham gia. Nếu vậy các toán hạng cần thiết được lấy bằng địa chỉ gián tiếp. Sau thực hiện, một interruprt có thể được xử lý trước khi các lệnh tiếp lấy.
Chúng ta có thể nghĩ đến những quyến rũ của các địa chỉ inderct như thêm một hướng dẫn phụ chu kỳ.

Kết quả (Việt) 3:

Luồng dữ liệuTrong chu kỳ của chuỗi sự kiện hướng dẫn chính xác phụ thuộc vào thiết kế của CPU.Tuy nhiên, chúng ta có thể mơ hồ để chỉ ra phải xảy ra.Chúng ta giả sử một CPU, bộ nhớ địa chỉ đăng ký sử dụng (hư), bộ nhớ đệm (MBR), đăng ký chương trình truy cập (PC), và một hướng dẫn đăng ký (IR)Đang đọc từ bộ nhớ trong suốt chu kỳ, đọc hướng dẫn..Đồ 12.6 hiển thị dữ liệu. Ở trong vòng tròn.PC chứa sẽ được thu theo một hướng dẫn địa chỉ.Di chuyển đến địa chỉ này bị hư hỏng, ở địa chỉ trên xe buýt của đơn vị kiểm soát, yêu cầu bộ nhớ đọc, và kết quả là dữ liệu được đặt trên xe buýt và sao chép vào MBR, sau đó chuyển tới hồng ngoại.Trong khi đó, PC và tôi sẵn sàng đặt dưới mộtKhi đọc khi đơn vị kiểm soát chu kỳ kết thúc, với nội dung IR để chắc chắn rằng nó có chứa một số thao tác sử dụng gián tiếp giải quyết.Nếu là như thế, một chu kỳ thực hiện gián tiếp.Như đồ 12.7 đã - si, đó là một vòng lặp đơn giản.Phải MBR nhất n bit, trong đó chứa địa chỉ trích, đều được chuyển vào tháng 3 và đơn vị kiểm soát yêu cầu bộ nhớ đọc, có địa chỉ số hoạt động cần thiết đến MBRVà gián tiếp lấy Chu là đơn giản và có thể đoán trước.Chu kỳ cần thực hiện nhiều hình thức phụ thuộc vào loại máy hướng dẫn.Chính xác hơn là chu kỳ lệnh của tự nhiên.Một loài khác. Quá trình này.Khi một số hướng dẫn, nó hoạt động phải là chắc chắn.Sau đó trong bộ nhớ trong mọi hoạt động nhập số, quá trình này có thể cần giải quyết. Gián tiếp.Không cần phải đăng ký đăng ký hoạt động dựa trên số;.Trong quá trình hoạt động thực hiện, tương tự có thể sẽ được lưu trong bộ nhớ cần kết quả trongĐây là một figure3.12 revised edition.Chính lệnh và thực hiện hoạt động bao gồm lấy lệnh của luân phiên hoạt động.Sau khi được hướng dẫn vào, sẽ kiểm tra bất cứ gián tiếp liên quan đến giải quyết..Nếu là giải quyết được dùng gián tiếp, một số hoạt động cần thiết..Dưới thực hiện, một interruprt có thể đang theo một hướng dẫn xử lý.Chúng ta có thể nghĩ lấy địa chỉ inderct là một chu kỳ lệnh con trai.LấyGiải thích anperform là hoạt động.Nếu interruprts bật, xuất hiện một interruprt, DBây giờ chúng ta có thể giải thích theo chu kỳ.Chúng ta phải giới thiệu thêm một người con trai, gọi là chu trình gián tiếpChu trình gián tiếpChúng ta đã thấy, trong chương thứ 11 trong hướng dẫn thi hành, có thể liên quan đến một hay nhiều bộ nhớ trong một số hoạt động, mọi hoạt động đều cần truy cập bộ nhớ.Hơn nữa, nếu sử dụng gián tiếp giải quyết, thì cần có thêm bộ nhớ truy cập.