From the preceding discussion,it mi

From the preceding discussion,it might appear that the greater the number of stages in the pipeline,the faster the execution rate.Some of the IBM S/360 design- ers pointed out two factors that frustrate this seemingly simple pattern for high- performance design [ANDE67a],and they remain elements that designer must still consider: 1. At each stage of the pipeline,there is some overhead involved in moving data from buffer to buffer and in performing various preparation and delivery functions.This overhead can appreciably lengthen the total execution time of a single instruction.This is significant when sequential instructions are logically dependent, either through heavy use of branching or through memory access dependencies. 2. The amount of control logic required to handle memory and register dependencies and to optimize the use of the pipeline increases enormously with the number of stages.This can lead to a situation where the logic controlling the gating between stages is more complex than the stages being controlled. Another consideration is latching delay: It takes time for pipeline buffers to operate and this adds to instruction cycle time. Instruction pipelining is a powerful technique for enhancing performance but requires careful design to achieve optimum results with reasonable complexity

Kết quả (Việt) 1:

Từ các cuộc thảo luận trước, nó có thể xuất hiện rằng lớn hơn số lượng các giai đoạn trong các đường ống, nhanh hơn tốc độ thực hiện.Một số thiết kế IBM S/360-ers chỉ ra hai yếu tố frustrate mô hình này dường như đơn giản cho hiệu suất cao thiết kế [ANDE67a], và họ vẫn là yếu tố thiết kế vẫn còn phải xem xét: 1. Ở từng giai đoạn của đường ống, có là một số chi phí tham gia trong việc di chuyển dữ liệu từ bộ đệm này để đệm và trong việc thực hiện chức năng chuẩn bị và phân phối khác nhau.Chi phí này appreciably có thể kéo dài thời gian thực hiện tất cả của một chỉ dẫn duy nhất.Điều này là quan trọng khi tuần tự hướng dẫn là một cách hợp lý phụ thuộc, hoặc qua việc sử dụng nặng trong phân nhánh hoặc thông qua bộ nhớ truy cập phụ thuộc. 2. số lượng điều khiển logic yêu cầu để xử lý bộ nhớ và đăng ký phụ thuộc và để tối ưu hóa việc sử dụng của các đường ống dẫn tăng lên rất nhiều với số giai đoạn.Điều này có thể dẫn đến một tình huống mà logic kiểm soát gating giữa giai đoạn là phức tạp hơn so với các giai đoạn được kiểm soát. Xem xét khác latching chậm trễ: phải mất thời gian cho đường ống dẫn bộ đệm để hoạt động và điều này cho biết thêm hướng dẫn chu kỳ thời gian. Hướng dẫn pipelining là một kỹ thuật mạnh mẽ để nâng cao hiệu suất nhưng đòi hỏi các thiết kế cẩn thận để đạt được kết quả tối ưu với hợp lý phức tạp

Kết quả (Việt) 2:

Từ các cuộc thảo luận trước đó, nó có thể xuất hiện mà lớn hơn số lượng các giai đoạn trong các đường ống, nhanh hơn các rate.Some thực hiện các ers tới thiết kế IBM S / 360 chỉ ra hai yếu tố làm hỏng mô hình đơn giản này cho thiết kế hiệu năng cao [ANDE67a], và họ vẫn là yếu tố mà nhà thiết kế vẫn còn phải xem xét: 1 Ở mỗi giai đoạn của đường ống, có một số chi phí liên quan đến việc di chuyển dữ liệu từ bộ đệm để đệm và thực hiện khác nhau chuẩn bị và cung cấp functions.This chi phí đáng kể có thể kéo dài tổng thời gian thực hiện của một instruction.This duy nhất có ý nghĩa khi hướng dẫn tuần tự là hợp lý phụ thuộc, hoặc thông qua sử dụng nhiều phân nhánh hoặc thông qua phụ thuộc truy cập bộ nhớ. 2. lượng điều khiển logic cần thiết để xử lý bộ nhớ và đăng ký phụ thuộc và để tối ưu hóa việc sử dụng các đường ống dẫn vô cùng tăng với số lượng stages.This có thể dẫn đến một tình huống mà các logic điều khiển Gating giữa các giai đoạn phức tạp hơn các giai đoạn được kiểm soát. Xem xét khác là chốt chậm trễ: Phải mất thời gian cho bộ đệm đường ống để vận hành và điều này làm tăng thêm thời gian chu kỳ hướng dẫn. Hướng dẫn pipelining là một kỹ thuật mạnh mẽ để nâng cao hiệu suất, nhưng đòi hỏi thiết kế cẩn thận để đạt được kết quả tối ưu với độ phức tạp hợp lý