To illustrate this point, consider

To illustrate this point, consider a model that has three Simulink sample periods 2, 3, and
4. The gcd of these sample periods is 1, and should be specified as such in the Simulink System Period field for the model. Assume the FPGA Clock Period is specified to be 10ns. With this information, the corresponding clock enable periods can be determined in hardware.

Kết quả (Việt) 1:

Để minh họa điểm này, hãy xem xét một mô hình có ba Simulink mẫu giai đoạn 2, 3, và4. ƯCLN của những thời kỳ mẫu là 1, và phải được quy định như vậy trong lĩnh vực Simulink hệ thống thời gian cho các mô hình. Giả sử FPGA đồng hồ thời gian được chỉ định là 10ns. Với thông tin này, giai đoạn tương ứng cho phép đồng hồ có thể được xác định trong phần cứng.

Kết quả (Việt) 2:

Để minh họa điểm này, hãy xem xét một mô hình có ba thời kỳ Simulink mẫu 2, 3 và
4. Các gcd trong những thời kỳ mẫu là 1, và cần được xác định như vậy trong lĩnh vực Simulink hệ thống Thời gian cho mô hình. Giả sử các FPGA Đồng hồ Thời gian được quy định là 10ns. Với thông tin này, đồng hồ tương ứng cho phép thời gian có thể được xác định trong phần cứng.