Abstract—For mobile applications of

Abstract—For mobile applications of SRAMs, there is a need to
reduce standby current leakages while keeping memory cell data.
For this purpose, we propose a replica cell biasing scheme which
controls the cell bias voltage by self-tuning using replica cells. This
scheme minimizes the cell leakage regardless of the process fluctuations
and the environmental conditions. In addition, leakage reduction
in row decoder circuits is also desirable, because standby current
leakages in peripheral circuits are dominated by rowdecoders.
We also propose a row decoder circuit which can reduce both the
off-leakage and the gate-leakage in the row decoders. We fabricated
a 90-nm 512-Kb low-leakage SRAM macro to verify the proposed
leakage reduction techniques. With these techniques, 88%
reduction of the standby leakage in the sleep mode and 40% reduction
of the leakage compared with the conventional diode clamp
scheme are realized.
Index Terms—Replica cell, sleep mode, SRAM, standby leakage.
I. INTRODUCTION
TECHNOLOGY scaling continues to realize the improvement
of performance and density of transistors for LSIs,
but total standby leakage in an LSI is rapidly increasing with
this scaling. Off-leakage and gate-leakage of transistors increase
with the scaling of their threshold voltage and gate-oxide thickness,
respectively. In addition, the number of transistors implemented
in an LSI is also increasing. As a result, in 90-nm technology
and beyond, these leakages are no longer negligible. On
the other hand, low power consumption for LSIs is strongly required,
in particular for mobile applications. For example, in the
case of applications for cellular phones, LSIs are powered up in
the least period to reduce power consumption, and many chips
including SRAMs are set in the standby state in most of the period
in ordinary use. Therefore, the leakage reduction even only
in the standby state is very effective to extend the battery life for
mobile equipments.
In this paper, we focus on the standby current leakage of
SRAMs, because the total bit number of SRAMs is rapidly
increasing and their leakage is one of the major portions in
the total standby leakage in a system. The process option of
utilizing high threshold voltage transistors is effective to reduce
the off-leakages, but it results in performance penalty and it is
not effective to reduce the gate-leakages. To reduce the standby
leakage, power gating schemes have been reported [1]–[3].

Kết quả (Việt) 1:

Trừu tượng-cho các ứng dụng điện thoại di động SRAMs, đó là một nhu cầu đểlàm giảm dò chờ hiện tại trong khi vẫn giữ bộ nhớ di động dữ liệu.Cho mục đích này, chúng tôi đề xuất một bản sao di động biasing đề án màđiều khiển điện áp thiên vị di động bằng cách tự điều chỉnh bằng cách sử dụng bản sao các tế bào. Điều nàychương trình giảm thiểu sự rò rỉ di động bất kể những biến động quá trìnhvà điều kiện môi trường. Ngoài ra, giảm sự rò rỉtrong bộ giải mã hàng mạch cũng là mong muốn, bởi vì chế độ chờ hiện tạidò ở ngoại vi mạch được chi phối bởi rowdecoders.Chúng tôi cũng đề xuất một mạch giải mã hàng mà có thể làm giảm cả hai ngườitắt rò rỉ và cổng rò rỉ trong bộ giải mã hàng. Chúng ta chế tạo90-nm 512 Kb thấp rò rỉ SRAM macro để xác minh các đề xuấtkỹ thuật giảm rò rỉ. Với những kỹ thuật, 88%giảm sự rò rỉ chờ giảm 40% và chế độ ngủrò rỉ so với thông thường diode kẹpchương trình được thực hiện.Chỉ số điều khoản — Replica cell, sleep mode, SRAM, chờ rò rỉ.I. GIỚI THIỆUCông nghệ rộng tiếp tục để nhận ra những cải tiếnhiệu suất và mật độ transistor cho LSIs,nhưng tất cả chờ rò rỉ tại một LSI đang gia tăng nhanh chóng vớitỉ lệ này. Tắt rò rỉ và cổng rò rỉ bóng bán dẫn tăngvới tỉ lệ của ngưỡng điện áp và gate-oxit dày,tương ứng. Ngoài ra, số lượng các bóng bán dẫn thực hiệntrong một LSI cũng tăng. Kết quả là, trong công nghệ 90-nmvà hơn thế nữa, những dò không còn không đáng kể. Ngàymặt khác, tiêu thụ điện năng thấp nhất LSIs là rất cần thiết,đặc biệt cho các ứng dụng điện thoại di động. Ví dụ, trong cáctrường hợp ứng dụng cho điện thoại di động, LSIs được hỗ trợ trongcác khoảng thời gian ít nhất là để giảm điện năng tiêu thụ, và bao nhiêu chipbao gồm cả SRAMs được thiết lập ở trạng thái standby trong thời kỳsử dụng bình thường. Do đó, việc khách sạn rò rỉ giảm thậm chí chỉở trạng thái chờ là rất hiệu quả để kéo dài tuổi thọ pin chothiết bị điện thoại di động.Trong bài báo này, chúng tôi tập trung vào sự rò rỉ chờ hiện tại củaSRAMs, bởi vì tất cả chút, số SRAMs là nhanh chóngngày càng tăng và rò rỉ của họ là một phần lớn trongchờ sự rò rỉ tất cả trong một hệ thống. Các tùy chọn trình củasử dụng bóng bán dẫn điện áp cao ngưỡng là hiệu quả để giảmtắt dò, nhưng nó kết quả trong hình phạt hiệu suất và nó làkhông hiệu quả để giảm dò cổng. Để giảm chế độ chờrò rỉ điện gating đề án đã là báo cáo [1] – [3].

Kết quả (Việt) 2:

Tóm tắt-Đối với các ứng dụng di động của SRAM, có một nhu cầu để
giảm rò rỉ hiện tại chế độ chờ trong khi vẫn giữ dữ liệu ô nhớ.
Với mục đích này, chúng tôi đề xuất một tế bào sao xu hướng chương trình mà
kiểm soát các tế bào thiên vị điện áp bằng cách tự điều chỉnh sử dụng tế bào bản sao. Điều này
chương trình giảm thiểu sự rò rỉ di động không phụ thuộc vào biến động quá trình
và các điều kiện môi trường. Ngoài ra, giảm rò rỉ
trong mạch giải mã hàng là cũng mong muốn, bởi vì hiện tại chế độ chờ
rò rỉ trong mạch ngoại biên bị chi phối bởi rowdecoders.
Chúng tôi cũng đề xuất một mạch giải mã hàng mà có thể làm giảm cả
off-rò rỉ và cổng-rò rỉ trong các bộ giải mã hàng. Chúng tôi chế tạo
một 90-nm 512 Kb-rò rỉ thấp SRAM vĩ mô để xác minh các đề xuất
kỹ thuật giảm rò rỉ. Với những kỹ thuật, 88%
giảm sự rò rỉ chờ trong chế độ ngủ và giảm 40%
của sự rò rỉ so với các diode kẹp thông thường
chương trình được thực hiện.
Index khoản-Replica di động, chế độ ngủ, SRAM, rò rỉ chờ.
I. GIỚI THIỆU
CÔNG NGHỆ rộng tiếp tục thực hiện các cải tiến
về hiệu suất và mật độ bóng bán dẫn cho LSIS,
nhưng tổng số rò rỉ chờ trong một LSI đang gia tăng nhanh chóng với
tỉ lệ này. Off-rò rỉ và cổng rò rỉ của transistor tăng
với tỉ lệ của điện áp ngưỡng và cổng oxide độ dày của họ,
tương ứng. Ngoài ra, số lượng transistor thực hiện
trong một LSI cũng ngày càng tăng. Kết quả là, trong công nghệ 90-nm
và xa hơn nữa, những rò rỉ không còn đáng kể. Trên
Mặt khác, tiêu thụ điện năng thấp cho LSIS được yêu cầu mạnh mẽ,
đặc biệt cho các ứng dụng điện thoại di động. Ví dụ, trong
trường hợp của các ứng dụng cho điện thoại di động, LSIS được cung cấp trong
thời gian ít nhất là để giảm điện năng tiêu thụ, và nhiều chip
bao gồm SRAM được đặt trong trạng thái chờ trong hầu hết các giai đoạn
trong sử dụng thông thường. Do đó, việc giảm rò rỉ thậm chí chỉ
trong trạng thái chờ rất hiệu quả để kéo dài tuổi thọ pin cho
các thiết bị di động.
Trong bài báo này, chúng tôi tập trung vào sự rò rỉ dự phòng hiện tại của
SRAM, vì tổng số bit SRAM đang nhanh chóng
gia tăng và rò rỉ của họ là một trong những phần quan trọng trong
tổng rò rỉ chờ trong một hệ thống. Các tùy chọn quá trình
sử dụng ngưỡng cao transistor điện áp là hiệu quả để giảm
off-rò rỉ, nhưng nó kết quả trong hình phạt hiệu quả và nó là
không hiệu quả để giảm cổng-rò rỉ. Để giảm độ chờ
rò rỉ, đề án điện gating đã được báo cáo [1] - [3].