agendabasics of memorymemory Techno

agenda
basics of memory
memory Technology
memoy optimization

Memory Technology:
Main memory is RAM.(The words Memory, Buffer, Cache are all refers Ram). Which is Nearly 11,000 times faster than secondary memory (Hard Disk) in Random Access.)
Characteristics of Main Memory is as vital as the processor chip to a computer system. Fast systems have both a fast processor and a large memory

Characteristics:
Here is a list of some characteristics of computer memory.
closely connected to the processor.
Holds programs and data that the processor is actively working with.
Used for long term storage.
The processor interacts with it millions of times per second.
The contents is easily changed.
Usually its contents are organized into files.
Main memory is the short term memory of a computer. It retains data only for the period that a program is running, and that's it.
Memory is used for the purpose of running programs

Main memory and performance:
Main memory satisfies the demands of caches and serves as the I/O interface.
Performance measures of main memory emphasize both latency and bandwidth (Memory bandwidth is the number of bytes read or written per unit time)
Memory latency is the time delay required to obtain a specific item of data
Memory Bandwidth is the rate at which data can be accessed (e.g. bits per second)
Bandwidth unit is normally 1/cycle time
This rate can be improved by concurrent access
The main memory affects the cache miss penalty,
the primary concern of the cache.
Main memory bandwidth
the primary concern of I/O and multiprocessors.
 Although caches are interested in low latency memory, it is generally easier to improve memory bandwidth with new organizations than it is to reduce latency
cache designers increase block size to take advantage of the high memory bandwidth.

Memory Latency:
Memory latency is traditionally quoted using two measures
Access time
Access time is the time between when a read is requested and when the desired word arrives and
Cycle time
Cycle time is the minimum time between requests to memory.
Cycle time is greater than access time because the memory needs the address lines to be stable between accesses.

Memory Hierarchy of a Modern Computer System
By taking advantage of the principle of locality:
Present the user with as much memory as is available in the cheapest technology.
Provide access at the speed offered by the fastest technology.

Memory Technology:
Static Random Access Memory (SRAM)
- use for cache.
Dynamic Random Access Memory (DRAM)
- use for main memory

SRAM:
‘S’ stands for static.
No need to be refresh , so access time is close to cycle time.
Uses 6 transistor per bit.
Bits stored as on/off switches
No charges to leak
More complex construction
Larger per bit
More expensive
Faster

Static RAM structure:

Static RAM Operation:
Transistor arrangement gives stable logic state
State 1
C1 high, C2 low
T1 T4 off, T2 T3 on
State 0
C2 high, C1 low
T2 T3 off, T1 T4 on
Address line transistors T5 T6 is switch
Write – apply value to B & compliment to B
Read – value is on line B

DRAM:
Bits stored as charge in capacitors
Charges leak
Need refreshing even when powered
Simpler construction
Smaller per bit
Less expensive
Need refresh circuits
Slower
Cycle time is longer than the access time

DRAM structure:

DRAM Operation:
Address line active when bit read or written
Transistor switch closed (current flows)
Write
Voltage to bit line
High for 1 low for 0
Then signal address line
Transfers charge to capacitor
Read
Address line selected
transistor turns on
Charge from capacitor fed via bit line to sense amplifier
Compares with reference value to determine 0 or 1
Capacitor charge must be restored

DRAM:
Addresses divided into 2 halves (Memory as a 2D matrix):
RAS or Row Access Strobe
CAS or Column Access Strobe

Improving Memory performance inside a DRAM chip:
DRAM had an asynchronous interface to the memory controller so every transfer involved overhead to synchronize with controller.

Adding clock signal to the DRAM interface reduces the overhead, such optimization called
“Synchronous DRAM “ i.e SDRAMs
Double Data Rate i.e DDR was a later development of SDRAM, used in PC memory beginning in 2000.

DDR SDRAM internally performs double-width accesses at the clock rate, and uses a double data rate interface to transfer one half on each clock edge.

Further version of DDR(2 data transfer/cycle)
-DDR2(4 data transfer/cycle)
-DDR3 (8 data transfer/cycle)

Memory optimization:
Review: 6 Basic Cache Optimizations
• Reducing hit time
1.Address Translation during Cache Indexing
• Reducing Miss Penalty
2. Multilevel Caches
3. Giving priority to read misses over write misses
• Reducing Miss Rate
4. Larger Block size (Compulsory misses)
5. Larger Cache size (Capacity misses)
6. Higher Associativity (Conflict misses)

11 Ad

Kết quả (Việt) 2:

chương trình
cơ bản của bộ nhớ
bộ nhớ Công nghệ
memoy tối ưu hóa

công nghệ bộ nhớ:
. Bộ nhớ chính là RAM (Những từ bộ nhớ, đệm, Cache đều đề cập Ram). Đó là nhanh hơn so với bộ nhớ thứ cấp (Hard Disk) trong Random Access Gần 11.000 lần.)
Đặc điểm của bộ nhớ chính là là quan trọng như chip vi xử lý cho hệ thống máy tính. Hệ thống nhanh chóng có cả một bộ xử lý nhanh và một bộ nhớ lớn

Đặc điểm:
Đây là danh sách của một số đặc điểm của bộ nhớ máy tính.
Kết nối chặt chẽ với các bộ vi xử lý.
Giữ các chương trình và dữ liệu mà bộ xử lý đang tích cực làm việc.
Được sử dụng để lưu trữ lâu dài.
Bộ vi xử lý tương tác với nó hàng triệu lần mỗi giây.
các nội dung được dễ dàng thay đổi.
Thông thường nội dung của nó được tổ chức vào các tập tin.
Bộ nhớ chính là bộ nhớ ngắn hạn của một máy tính. Nó giữ lại dữ liệu chỉ trong khoảng thời gian mà một chương trình đang chạy, và đó là nó.
Bộ nhớ được sử dụng cho mục đích chạy chương trình

bộ nhớ chính và hiệu suất ?:
Bộ nhớ chính đáp ứng các nhu cầu của cache và phục vụ như là I / O giao diện.
Biện pháp hiệu suất bộ nhớ chính nhấn mạnh cả hai độ trễ và băng thông (băng thông bộ nhớ là số byte đọc hay viết mỗi đơn vị thời gian)
Memory độ trễ là sự chậm trễ thời gian cần thiết để có được một mục fi c cụ thể của dữ liệu
Memory bandwidth là tốc độ dữ liệu có thể được truy cập (ví dụ như bit trên giây)
đơn vị băng thông thường là 1 / thời gian chu kỳ
tỷ lệ này có thể được cải thiện bằng cách truy cập đồng thời
bộ nhớ chính ảnh hưởng đến hình phạt nhớ cache miss,
mối quan tâm chính của bộ nhớ cache.
băng thông bộ nhớ chính
là mối quan tâm chính của I / O và multiprocessors.
 Mặc dù cache quan tâm đến bộ nhớ độ trễ thấp, nói chung là dễ dàng hơn để cải thiện băng thông bộ nhớ với các tổ chức mới hơn là để giảm độ trễ
thiết kế bộ nhớ cache tăng kích thước khối để tận dụng lợi thế của băng thông bộ nhớ cao.

Memory Latency:
Memory độ trễ là truyền thống được trích dẫn cách sử dụng hai biện pháp
thời gian truy cập
thời gian truy cập là thời gian giữa khi đọc được yêu cầu và khi từ mong muốn đến và
thời gian chu kỳ
thời gian chu kỳ là thời gian tối thiểu giữa các yêu cầu để nhớ.
thời gian chu kỳ lớn hơn thời gian truy cập vì bộ nhớ cần những dòng địa chỉ để được ổn định . giữa các truy cập

bộ nhớ cấp bậc của một hệ thống máy tính hiện đại
bằng cách lợi dụng các nguyên tắc của địa phương:
Trình bày các người dùng với bộ nhớ nhiều như có sẵn trong công nghệ với giá rẻ nhất.
Cung cấp truy cập với tốc độ được cung cấp bởi các công nghệ nhanh nhất.

Công nghệ bộ nhớ:
Static Random Memory Access (SRAM)
. - sử dụng cho bộ nhớ cache
bộ nhớ động truy cập ngẫu nhiên (DRAM)
- sử dụng cho bộ nhớ chính

SRAM:
'S' là viết tắt của tĩnh.
Không cần phải làm mới, vì vậy thời gian truy cập là gần với thời gian chu kỳ.
sử dụng 6 bóng bán dẫn trên mỗi . chút
Bits lưu trữ như bật / tắt chuyển mạch
Không có chi phí để rò rỉ
phức tạp hơn xây dựng
lớn hơn cho mỗi bit
đắt tiền
nhanh hơn

tĩnh cấu trúc bộ nhớ RAM:

RAM tĩnh hoạt động:
sắp xếp Transistor cho lý ổn định nhà nước
Nhà nước 1
C1 cao, C2 thấp
T1 T4 tắt, T2 T3 trên
Nhà nước 0
C2 cao, C1 thấp
T2 T3 tắt, T1 T4 trên
đường Địa chỉ transitor T5 T6 là switch
Viết - áp dụng giá trị cho B & khen cho B
Read - giá trị trên dòng B

DRAM:
Bits lưu trữ như phí trong tụ
phí rò rỉ
Cần làm mới thậm chí khi được hỗ trợ
xây dựng đơn giản
nhỏ hơn cho mỗi bit
Rẻ
Cần làm mới mạch
chậm hơn
thời gian chu kỳ dài hơn thời gian truy cập

cấu trúc DRAM:

DRAM hoạt động:
dòng Địa chỉ hoạt động khi bit đọc hay viết
tắc Transistor đóng (dòng điện)
viết
điện áp đến dòng bit
cao cho 1 thấp 0
Sau đó, tín hiệu dòng địa chỉ
chuyển giao phụ trách để tụ
đọc
dòng địa chỉ chọn
transistor bật
phí từ tụ điện cho ăn qua đường chút để cảm nhận được khuếch đại
So sánh với giá trị tham khảo để xác định 0 hoặc 1
phí tụ phải được phục hồi

DRAM:
địa chỉ chia thành 2 nửa (bộ nhớ như một ma trận 2D):
RAS hoặc Row Truy cập Strobe
CAS hoặc cột Truy cập Strobe

Cải thiện hiệu suất bộ nhớ bên trong một chip DRAM:
DRAM có một giao diện không đồng bộ với bộ điều khiển bộ nhớ như vậy mỗi lần chuyển liên quan đến nguyên cần thiết để đồng bộ với bộ điều khiển.

Thêm tín hiệu đồng hồ đến giao diện DRAM giảm chi phí, tối ưu hóa như vậy được gọi là
"đồng bộ DRAM" tức là SDRAMs
liệu đúp Rate tức là DDR là một sự phát triển sau này của SDRAM, được sử dụng trong bộ nhớ máy tính bắt đầu từ năm 2000.

DDR SDRAM trong nội bộ thực hiện tăng gấp đôi chiều rộng truy cập ở tốc độ clock, và sử dụng một giao diện tốc độ dữ liệu gấp đôi để chuyển một nửa trên mỗi cạnh đồng hồ.

phiên bản tiếp theo của DDR (2 truyền dữ liệu / chu kỳ)
-DDR2 (4 truyền dữ liệu / chu kỳ)
-DDR3 (8 chuyển giao dữ liệu / chu kỳ)

tối ưu hóa bộ nhớ:
đánh giá: 6 cơ bản Tối ưu bộ nhớ cache
• Giảm thời gian hit
1.Address dịch trong bộ nhớ cache chỉ mục
• Giảm Hoa hậu Penalty
2. Caches đa
3. Ưu tiên đọc bỏ lỡ trên ghi miss
• Giảm Hoa hậu Tỷ
4. Kích thước lớn hơn Block (miss bắt buộc)
5. Kích thước lớn hơn Cache (miss Dung)
6. Associativity cao (miss Xung đột)

11 rao vặt