• The amount of cache memory that i

• The amount of cache memory that is shared
Figure 18.8 shows four general organizations for multicore systems. Figure
18.8a is an organization found in some of the earlier multicore computer chips and
is still seen in embedded chips. In this organization, the only on-chip cache is L1
cache, with each core having its own dedicated L1 cache. Almost invariably, the L1
cache is divided into instruction and data caches. An example of this organization is
the ARM11 MPCore.
The organization of Figure 18.8b is also one in which there is no on-chip cache
sharing. In this, there is enough area available on the chip to allow for L2 cache.
An example of this organization is the AMD Opteron. Figure 18.8c shows a similar
allocation of chip space to memory, but with the use of a shared L2 cache. The Intel
Core Duo has this organization. Finally, as the amount of cache memory available
on the chip continues to grow, performance considerations dictate splitting off a
separate, shared L3 cache, with dedicated L1 and L2 caches for each core processor.
The Intel Core i7 is an example of this organization.
The use of a shared L2 cache on the chip has several advantages over exclusive
reliance on dedicated caches:
1. Constructive interference can reduce overall miss rates. That is, if a thread on
one core accesses a main memory location, this brings the frame containing
the referenced location into the shared cache. If a thread on another core soon
thereafter accesses the same memory block, the memory locations will already
be available in the shared on-chip cache.
2. A related advantage is that data shared by multiple cores is not replicated at
the shared cache level.
3. With proper frame replacement algorithms, the amount of shared cache allo-
cated to each core is dynamic, so that threads that have a less locality can
employ more cache.

Kết quả (Việt) 2:

• Số lượng bộ nhớ Cache được chia sẻ
Hình 18.8 cho thấy bốn tổ chức chung cho các hệ thống đa lõi. Hình
18.8a là một tổ chức được tìm thấy trong một số các con chip máy tính đa lõi trước đó và
vẫn thấy trong con chip nhúng. Trong tổ chức này, chỉ có bộ nhớ cache trên chip là L1
cache, với mỗi lõi có cache L1 riêng của nó. Hầu như không thay đổi, L1
Cache được chia thành hướng dẫn và dữ liệu lưu trữ. Một ví dụ của tổ chức này là
các ARM11 MPCore.
Việc tổ chức các hình 18.8b cũng là một trong đó không có trên chip bộ nhớ cache
chia sẻ. Trong đó, có đủ diện tích có sẵn trên chip cho phép bộ nhớ cache L2.
Một ví dụ của tổ chức này là bộ xử lý AMD Opteron. Hình 18.8c cho thấy một tương tự như
phân bổ không gian chip bộ nhớ, nhưng với việc sử dụng một bộ nhớ cache L2. Intel
Core Duo có tổ chức này. Cuối cùng, khi số lượng bộ nhớ có sẵn bộ nhớ cache
trên chip tiếp tục phát triển, xem xét hiệu suất ra lệnh tách ra một
riêng biệt, chia sẻ bộ nhớ cache L3, với chuyên cache L1 và L2 cho mỗi lõi xử lý.
Intel Core i7 là một ví dụ của tổ chức này.
Việc sử dụng một bộ nhớ cache L2 trên chip có một số ưu điểm so với độc quyền
phụ thuộc vào lưu trữ chuyên dụng:
1. Giao thoa có thể làm giảm tỷ lệ bỏ lỡ tổng thể. Tức là, nếu một thread trên
một lõi truy cập một vị trí bộ nhớ chính, điều này mang đến cho các khung có chứa
vị trí tham chiếu vào bộ nhớ cache chia sẻ. Nếu một thread trên lõi khác ngay
sau đó truy cập vào cùng một khối nhớ, các vị trí bộ nhớ sẽ đã
có sẵn trong bộ nhớ cache chia sẻ trên chip.
2. Một lợi thế liên quan là dữ liệu được chia sẻ bởi nhiều lõi không được nhân rộng ở
các cấp bộ nhớ cache chia sẻ.
3. Với thuật toán khung thay thế thích hợp, số lượng cache chia sẻ allo-
tạp cho mỗi lõi là năng động, vì vậy mà chủ đề có một địa phương ít có thể
sử dụng thêm bộ nhớ cache.