its own state bits and therefore it

its own state bits and therefore its own realization of the state diagram. Figure 17.7a
shows the transitions that occur due to actions initiated by the processor attached to
this cache. Figure 17.7b shows the transitions that occur due to events that are
snooped on the common bus. This presentation of separate state diagrams for
processor-initiated and bus-initiated actions helps to clarify the logic of the MESI
protocol. At any time a cache line is in a single state. If the next event is from the
attached processor, then the transition is dictated by Figure 17.7a and if the next
event is from the bus, the transition is dictated by Figure 17.7b. Let us look at these
transitions in more detail.

Kết quả (Việt) 2:

bit trạng thái riêng của mình và do đó thực hiện riêng của mình sơ đồ nhà nước. Hình 17.7a
cho thấy quá trình chuyển đổi xảy ra do hành động khởi xướng bởi bộ vi xử lý gắn liền với
bộ nhớ cache này. Hình 17.7b cho thấy quá trình chuyển đổi xảy ra do sự kiện được
snooped trên xe buýt thông thường. Bài trình bày này của sơ đồ trạng thái riêng biệt cho
các hoạt động xử lý khởi xướng và xe buýt bắt đầu giúp làm rõ logic của MESI
giao thức. Bất cứ lúc nào một dòng bộ nhớ cache là trong một nhà nước duy nhất. Nếu các sự kiện tiếp theo là từ
bộ vi xử lý kèm theo, sau đó quá trình chuyển đổi được quyết định bởi hình 17.7a và nếu tiếp theo
sự kiện là từ xe buýt, quá trình chuyển đổi được quyết định bởi hình 17.7b. Chúng ta hãy nhìn vào các
quá trình chuyển đổi chi tiết hơn.