Điôxít silic đã được sử dụng theo truyền thống cho đầu hoặc cổng trở lại lớp. Một số trở ngại xảy ra khi FETs được thu nhỏ lại. Sự tích hợp của cao-K sự hứa hẹn để tăng hiệu suất của nanowire bóng bán dẫn với một kích thước nhỏ hơn của FETs. Kể từ khi điện dung của gate ôxít lớp phụ thuộc rất nhiều vào thearea, tương đối liên tục lưỡng điện của vật liệu và độ dày của lớp đó. Khi làm giảm kích thước bóng bán dẫn, các lớp cổng nên mỏng hơn; Điều này gây ra đường hầm rò rỉ hiện tại tăng nhiều, mà lần lượt có thể yêu cầu một tiêu thụ điện năng cao hơn của mỗi bóng bán dẫn và thấp thiết bị đáng tin cậy.
đang được dịch, vui lòng đợi..