Most of the previous work, model th

Most of the previous work, model the TSV in a uniform substrate [2]-[6]. In conventional bulk CMOS technologies, there are mainly two types of substrate that are used [7]. The first substrate type consists of a thick layer of heavily positively doped silicon (p+) with a thin lightly positively doped silicon (p-) on top. This kind of technology is referred to as epitaxial substrate or heavily doped substrate (e.g., σ= 0.1 ~100 kS/m, ρ= 0.01 ~ 10 mΩ.m). The thickness of the epitaxial layer is typically about 4 μm, where the thickness of a chip is commonly from 100 μm to 300 μm. In modeling, the layer of the heavily doped silicon may be approximated to a single node due to its high conductance [8]. As a consequence, the substrate noise in heavily doped substrates tends to be uniform over the chip area. Historically, heavily doped substrates have been widely used due to the low risk of latch-up [9]. The second substrate type is the uniform lightly doped substrate. In this substrate the resistivity is higher than in the heavily doped substrate, due to that the doping level is lower (e.g. σ = 1~100 S/m, ρ= 0.01~ 1Ω.m). Therefore, the substrate coupling is smaller in the lightly doped substrate. For this reason the lightly doped substrate is considered to be a better choice for mixed-signal ICs than the heavily doped substrate [10]. In this paper, the effects of non-uniform doping profile on the TSV are studied, two lumped element model for the TSV in a heavily doped substrate, and lightly doped one are proposed. The proposed model is verified using 3D field solver.

Kết quả (Việt) 1:

Hầu hết các công việc trước đó, mẫu TSV trong một chất nền đồng nhất [2]-[6]. Công nghệ CMOS với số lượng lớn thông thường, có là chủ yếu là hai loại bề mặt là sử dụng [7]. Các loại bề mặt đầu tiên bao gồm một lớp dày rất nhiều tích cực sườn silicon (p +) với một mỏng nhẹ tích cực sườn silicon (p-) trên đầu trang. Loại công nghệ được gọi là trải bề mặt hoặc rất nhiều sườn bề mặt (ví dụ như, σ = 0.1 ~ 100 kS/m, ρ = 0,01 ~ 10 mΩ.m). Độ dày của lớp trải thường là khoảng 4 μm, nơi độ dày của một chip là thường từ 100 μm 300 μm. Trong mô hình, các lớp Silicon nặng nề sườn có thể xấp xỉ một nút duy nhất do của nó dẫn cao [8]. Kết quả là, những tiếng ồn bề mặt trong rất nhiều sườn chất có xu hướng được thống nhất trong khu vực chip. Trong lịch sử, rất nhiều sườn chất đã được sử dụng rộng rãi do rủi ro thấp của chốt mặc [9]. Các loại bề mặt thứ hai là bề mặt nhẹ sườn thống nhất. Trong bề mặt này điện trở suất là cao hơn trong chất nền rất nhiều sườn, do mức độ doping là thấp hơn (ví dụ như σ = 1 ~ 100 S/m, ρ = 0,01 ~ 1Ω.m). Vì vậy, các khớp nối bề mặt là nhỏ hơn bề mặt nhẹ sườn. Vì lý do này, bề mặt nhẹ sườn được coi là một sự lựa chọn tốt hơn cho tín hiệu hỗn hợp ICs hơn bề mặt rất nhiều sườn [10]. Trong bài báo này, những ảnh hưởng của hồ sơ doping phòng không thống nhất TSV được nghiên cứu, hai yếu tố gộp mẫu cho TSV trong một bề mặt rất nhiều sườn, và một trong những nhẹ sườn được đề xuất. Các mô hình đề xuất được xác minh bằng cách sử dụng 3D lĩnh vực người giải quyết.

Kết quả (Việt) 2:

Hầu hết các công việc trước đây, mô hình các TSV trong một chất nền thống nhất [2] - [6]. Trong công nghệ CMOS thông thường với số lượng lớn, chủ yếu có hai loại chất nền được sử dụng [7]. Các loại chất nền đầu tiên bao gồm một lớp dày của rất nhiều pha tạp tích cực silicon (p +) với silicon mỏng nhẹ pha tạp tích cực (p) trên đầu trang. Loại kỹ thuật này được gọi là chất nền như epitaxy hoặc chất nền nhiều pha tạp (ví dụ, σ = 0.1 ~ 100 kS / m, ρ = 0.01 ~ 10 mΩ.m). Độ dày của lớp epitaxy thường là khoảng 4 mm, nơi mà độ dày của một con chip là phổ biến từ 100 mm đến 300 mm. Trong mô hình, các lớp của silicon nhiều pha tạp có thể được xấp xỉ một nút duy nhất do độ dẫn cao của nó [8]. Như một hệ quả, tiếng ồn chất nền trong chất nền nhiều pha tạp có xu hướng đồng nhất trên diện tích chip. Trong lịch sử, các chất nền nhiều pha tạp đã được sử dụng rộng rãi do những rủi ro thấp của [9] chốt-up. Các loại bề mặt thứ hai là chất nền pha tạp nhẹ đồng phục. Trong chất nền này điện trở suất cao hơn so với các chất nền rất nhiều pha tạp, do đó mức độ doping là thấp hơn (ví dụ: σ = 1 ~ 100 S / m, ρ = 0.01 ~ 1Ω.m). Vì vậy, các khớp nối chất nền là nhỏ hơn trong chất nền pha tạp nhẹ. Vì lý do này, các chất nền pha tạp nhẹ được coi là một lựa chọn tốt hơn cho IC tín hiệu hỗn hợp so với bề mặt rất nhiều pha tạp [10]. Trong bài báo này, các tác động của hồ sơ doping không đồng đều trên TSV được nghiên cứu, hai mô hình tố gộp cho các TSV trong một chất nền nhiều pha tạp, và một pha tạp nhẹ được đề xuất. Mô hình đề xuất được xác minh bằng cách sử dụng bộ giải trường 3D.