ICs designed specifically to drive

ICs designed specifically to drive stepper motors contain both the timing logic and power drivers in one package. One example is the Allegro UCN-5804B (Figure 8.25). The basic inputs are the step input (pin 11) and direction (pin 14). The motor will advance one step for each pulse applied to the step input pin, and the logic level on the direction pin determines if rotation will be CW or CCW. Notice that the output transistors are in the common emitter configuration (called open collector). The motor coils should be connected between the output pins and the supply voltage (as shown). When an output transistor turns on, it completes the circuit by providing a path to ground for the motor coil current. The three operating modes of the UCN-5804B are given in tabular form in Figure 8.25(b), and will be explained using Figure 8.26:
1. Figure 8.26(a) shows how the motor responds to the wave-drive sequence, a singleexcitation mode where the coils A, B, C, and D are energized one at a time in sequence.
2. Figure 8.26(b) shows how the motor responds to the two-phase drive sequence, a dual-excitation mode where two adjacent phases are energized at the same time to give more torque.
3. Figure 8.26(c) shows how the motor responds to the half-step drive sequence, where the operation alternates between single- and dual-excitation modes, yielding eight half-steps per cycle.

Kết quả (Việt) 1:

ICs được thiết kế đặc biệt để lái xe cơ stepper chứa cả hai trình thời gian logic và quyền lực điều khiển trong một gói. Một ví dụ là Allegro UCN-5804B (con số 8,25). Đầu vào cơ bản là bước đầu vào (pin 11) và hướng (pin 14). Động cơ sẽ tạm ứng một bước cho mỗi xung áp dụng để bước đầu vào pin, và mức độ logic trên hướng chốt xác định nếu quay sẽ là CW hoặc thông báo CCW. bóng bán dẫn đầu ra được trong cấu hình emitter phổ biến (gọi là mở ra thu). Các cuộn dây động cơ nên được kết nối giữa các chân đầu ra và điện áp cung cấp (như được hiển thị). Khi một bóng bán dẫn đầu ra bật, nó hoàn thành các mạch bằng cách cung cấp một đường dẫn đến mặt đất cho cuộn dây động cơ hiện tại. Ba chế độ hoạt động của UCN-5804B được đưa ra trong các hình thức bảng ở con số 8.25(b), và sẽ được giải thích bằng cách sử dụng con số 8,26 cho: 1. con số 8.26(a) cho thấy làm thế nào các động cơ đáp ứng dãy sóng-lái xe, một chế độ singleexcitation cuộn A, B, C và D ở đâu tràn đầy sinh lực một lúc một thời gian theo thứ tự. 2. tìm 8.26(b) cho thấy làm thế nào các động cơ đáp ứng dãy two-phase drive, một chế độ kép-kích thích nơi hai giai đoạn liền kề được energized đồng thời để cung cấp cho mô-men xoắn thêm. 3. tìm 8.26(c) cho thấy làm thế nào các động cơ đáp ứng dãy nửa bước drive, nơi các hoạt động xen kẽ giữa các chế độ đơn và kép kích thích, năng suất tám nửa-bước cho mỗi chu kỳ.

Kết quả (Việt) 2:

IC được thiết kế đặc biệt để lái xe động cơ bước có cả logic thời gian và trình điều khiển năng lượng trong một gói. Một ví dụ là Allegro UCN-5804B (Hình 8.25). Các yếu tố đầu vào cơ bản là những bước đầu vào (pin 11) và hướng (pin 14). Động cơ sẽ tiến một bước cho mỗi xung áp dụng cho pin bước đầu vào, và mức logic trên chân hướng xác định nếu xoay sẽ được CW hoặc CCW. Chú ý rằng các bóng bán dẫn đầu ra là trong cấu hình cực phát chung (gọi là mở thu). Các cuộn dây động cơ phải được kết nối giữa các chân đầu ra và điện áp cung cấp (như hình). Khi một bóng bán dẫn đầu ra lượt về, nó hoàn thành mạch bằng cách cung cấp một đường dẫn đến mặt đất cho các cuộn dây động cơ. Ba chế độ hoạt động của UCN-5804B được đưa ra dưới dạng bảng trong hình 8.25 (b), và sẽ được giải thích bằng cách sử dụng hình 8.26:
1. Hình 8.26 (a) cho thấy làm thế nào các động cơ phản ứng với các dãy sóng ổ đĩa, một chế độ singleexcitation nơi các cuộn dây A, B, C, D và phải được cấp điện tại một thời điểm trong chuỗi.
2. Hình 8.26 (b) cho thấy làm thế nào các động cơ phản ứng với trình tự ổ đĩa hai giai đoạn, một chế độ dual-kích thích nơi hai pha liền kề phải được cấp điện cùng một lúc để cung cấp cho mô-men xoắn.
​​3. Hình 8.26 (c) cho thấy làm thế nào các động cơ phản ứng với trình tự ổ đĩa nửa bước, nơi mà các hoạt động luân phiên giữa các chế độ đơn và kép kích thích, năng suất tám nửa bước mỗi chu kỳ.