propagation time variation is used

propagation time variation is used also in generators with delay elements assembled in
an open chain. The chain is used here to increase or to adjust the total delay.
Since resistors and capacitors can be easily implemented in digital technology, the
thermal noise generated in resistors can be used to modulate the frequency of a freerunning
oscillator (RC oscillator). The thermal noise is so converted to the time domain,
where it can be easily extracted. However, this principle cannot be employed in
FPGAs, because resistors and capacitors are not available.
Some generators use the tracking jitter introduced by analog or digital phase locked
loops (PLLs) to generate random numbers. So-called analog PLLs are easy to implement
in digital devices (including FPGAs), because the RC filter representing mostly
the only ”analog” block in such PLL, can be easily realized using the same technology.
We can therefore consider a PLL-based TRNG as a generator, which can be implemented
in logic devices in general.
2.2 Randomness extraction methods
In logic devices that do not contain any analog block, the randomness can be extracted
only by sampling a (clock) signal on rising or falling edges of a reference (clock) signal
using synchronous or asynchronous flip-flops (synchronous flip-flops or latches). The
random bit-stream can be obtained in two ways: sampling random signal in regular
intervals or sampling regular signal in random time intervals. In synchronous systems,
the first method is preferable in order to guarantee a constant bit-rate on the output.
The choice between synchronous and asynchronous flip-flops does not seem to be
important in Application Specific Integrated Circuits (ASICs), but it is very important
in Field Programmable Gate Arrays (FPGAs). This is because synchronous flip-flops
are hardwired in logic cells as optimized blocks and their metastable behavior is thus
minimized. On the other hand, latches can mostly be implemented only in Look-up
tables (LUTs) and they are therefore subject to metastable behavior in greater extend.
Behavior of synchronous and asynchronous flip-flops and their use in order to extract
randomness in FPGAs was not sufficiently evaluated up to now.
The randomness extraction method is usually related to the basic principle of the
generator and to the source of randomness employed. The randomness extraction procedure
and the post-processing are sometimes merged to the same block and cannot
be separated. In that case, the entropy of the randomness source is modified by the
postprocessing and cannot be measured or evaluated correctly.
In the true random number generator evaluation process, the source of randomness
explored and randomness extraction method are tighten together and they are not dissociable.
It is therefore more reasonable to evaluate these two generator parameters in
the same time. The best way to do so, is the evaluation of the entropy included in the
digitized noise. For this reason, we propose to classify the source of randomness and
randomness extraction methods using a common classifier - the entropy of the digitized
noise:
Source of randomness and quality of the digitized noise - entropy (EN):
• 0: no entropy included in the digitized noise
8
• 1: low entropy per bit
• 2: high entropy per bit
2.3 Digitized noise post-processing
The evaluation of TRNGs is almost always based on statistical tests (NIST, DieHard)
that are applied to random sequences produced by the TRNG. Sometimes the entropy
source may have some weaknesses causing the production of non-random numbers
(long sequences of zeros or ones). For this reason a post-processing may be necessary
to improve statistical properties of random numbers, for example to increase entropy,
to reduce bias and/or correlation.
The quality of the digitized noise signal (the signal obtained in randomness extraction
block) can be deteriorated for several reasons: a) the entropy of the source is not high
enough (this is often the case if the metastability is used as a source of randomness); b)
the entropy, which is high in the original signal is not well extracted; c) the extracted
samples are correlated. The entropy per bit at the output of the generator is mostly
increased at the cost of bit-rate reduction and/or variation.
Next, we will discuss the most common post-processing techniques.
XOR corrector
The XOR corrector represents a simple linear function, which applies an exclusive-or
operation on blocks of n bits in order to generate one output bit. It can dramatically
reduce the bias on the generator output at the cost of reducing n-times its bit-rate. However,
the bias of the output bit-stream is reduced only if the original bits are independent.
The main advantages of the XOR corrector are its simplicity and the possibility
to maintain a constant output bit-rate. A good analysis of the XOR corrector can be
found in [Dav02].
Von Neumann corrector
Th

Kết quả (Việt) 1:

tuyên truyền thời Qian biến đổi được sử dụng trong máy phát điện cũng với các yếu tố của sự chậm trễ được lắp ráp tạimột chuỗi mở. Các chuỗi được sử dụng ở đây để tăng hoặc điều chỉnh tất cả sự chậm trễ.Kể từ khi điện trở và tụ điện có thể được dễ dàng thực hiện trong công nghệ kỹ thuật số, cáctiếng ồn nhiệt tạo ra trong điện trở có thể được sử dụng để điều chỉnh tần số của một freerunningdao động (RC oscillator). Tiếng ồn nhiệt nên được chuyển đổi sang miền thời gian,nơi mà nó có thể được dễ dàng trích xuất. Tuy nhiên, nguyên tắc này không thể được sử dụng trongFPGAs, bởi vì điện trở và tụ điện không có sẵn.Một số máy phát điện sử dụng jitter theo dõi giới thiệu bởi analog hoặc kỹ thuật số giai đoạn bị khóavòng lặp (PLLs) để tạo ra các số ngẫu nhiên. Tương tự như vậy gọi là PLLs rất dễ thực hiệntrong các thiết bị kỹ thuật số (bao gồm cả FPGAs), bởi vì các bộ lọc RC đại diện cho chủ yếu làchỉ "tương tự" chặn ở PLL như vậy, có thể dễ dàng thực hiện bằng cách sử dụng công nghệ tương tự.Chúng tôi do đó có thể xem xét một TRNG PLL dựa trên như một máy phát điện, mà có thể được thực hiệntrong logic các thiết bị nói chung.2.2 phương pháp khai thác ngẫu nhiênTrong các thiết bị logic không chứa bất kỳ khối tương tự, ngẫu nhiên có thể được chiết xuấtchỉ bằng cách nếm thử một tín hiệu (đồng hồ) ngày tăng hoặc giảm các cạnh của một tín hiệu tham chiếu (đồng hồ)sử dụng đồng bộ hoặc không đồng bộ dép xỏ ngón (đồng bộ flip-flops hoặc chốt). Cácchút dòng ngẫu nhiên có thể thu được bằng hai cách: lấy mẫu ngẫu nhiên tín hiệu trong thường xuyênkhoảng thời gian hoặc lấy mẫu tín hiệu thông thường trong khoảng thời gian ngẫu nhiên. Trong hệ thống đồng bộ,phương pháp đầu tiên là thích hợp hơn để đảm bảo một hằng số tốc độ bit trên đầu ra.Sự lựa chọn giữa flip-flops đồng bộ và không đồng bộ có vẻ khôngquan trọng trong ứng dụng cụ thể mạch tích hợp (ASICs), nhưng nó là rất quan trọngtrong Field Programmable Gate mảng (FPGAs). Điều này là bởi vì đồng bộ dép xỏ ngónlà mạch điện điện trong logic các tế bào khối như tối ưu hóa và ổn định động hành vi của họ là như vậygiảm thiểu. Mặt khác, các chốt chủ yếu có thể được thực hiện chỉ trong nhìn lênbảng (LUTs) và họ là do đó tùy thuộc vào hành vi ổn định động ở lớn mở rộng.Hành vi của dép xỏ ngón đồng bộ và không đồng bộ và sử dụng của họ để giải nénngẫu nhiên trong FPGAs không được đánh giá đầy đủ đến nay.Phương pháp khai thác ngẫu nhiên thường có liên quan đến các nguyên tắc cơ bản của cácMáy phát điện và nguồn gốc của ngẫu nhiên làm việc. Thủ tục khai thác ngẫu nhiênvà đôi khi được sáp nhập vào khối tương tự chế biến và có thể khôngđược tách ra. Trong trường hợp đó, dữ liệu ngẫu nhiên randomness nguồn được sửa đổi bởi cácpostprocessing và không thể được đo hay đánh giá một cách chính xác.Trong sự thật ngẫu nhiên số máy phát điện đánh giá quá trình, nguồn ngẫu nhiênkhám phá và ngẫu nhiên khai thác phương pháp thắt chặt lại với nhau và họ không dissociable.Đó là do đó hợp lý hơn để đánh giá những thông số hai máy phát điện trongcùng một lúc. Cách tốt nhất để làm như vậy, là việc đánh giá dữ liệu ngẫu nhiên được bao gồm trong cácsố hóa tiếng ồn. Vì lý do này, chúng tôi đề xuất để phân loại các nguồn của ngẫu nhiên vàphương pháp khai thác ngẫu nhiên bằng cách sử dụng một loại phổ biến - entropy của các số hóatiếng ồn:Nguồn ngẫu nhiên và chất lượng của số hóa tiếng ồn - dữ liệu ngẫu nhiên (EN):• 0: không có dữ liệu ngẫu nhiên trong số hóa tiếng ồn8• 1: ít dữ liệu ngẫu nhiên một chút• 2: cao dữ liệu ngẫu nhiên một chút2.3 số hóa tiếng ồn chế biếnĐánh giá của TRNGs hầu như luôn luôn được dựa trên thống kê thử nghiệm (NIST, DieHard)đó áp dụng cho chuỗi ngẫu nhiên được sản xuất bởi TRNG. Đôi khi dữ liệu ngẫu nhiênmã nguồn có thể có một số điểm yếu khiến sản xuất số không ngẫu nhiên(dài chuỗi của Zero hoặc những người). Vì lý do này chế biến có thể là cần thiếtđể cải thiện các thuộc tính thống kê số ngẫu nhiên, ví dụ: để tăng entropy,để làm giảm thiên vị và/hoặc sự tương quan.Chất lượng của tín hiệu số hóa tiếng ồn (tín hiệu thu được ở ngẫu nhiên khai tháckhối) có thể xấu đi cho một vài lý do: một) dữ liệu ngẫu nhiên của nguồn là không caođủ (điều này thường là trường hợp nếu metastability được sử dụng như một nguồn ngẫu nhiên); b)dữ liệu ngẫu nhiên, đó là cao trong các tín hiệu ban đầu không được chiết xuất tốt; c) các chiết xuấtmẫu có tương quan. Dữ liệu ngẫu nhiên một chút ở đầu ra của các máy phát điện là chủ yếutăng chi phí của tỷ lệ bit giảm và/hoặc biến thể.Tiếp theo, chúng tôi sẽ thảo luận về các kỹ thuật sau chế biến phổ biến nhất.XOR correctorXOR corrector đại diện cho một hàm tuyến tính đơn giản, áp dụng một độc quyền- hayhoạt động trên khối n bit để tạo ra một sản lượng bit. Nó có thể đáng kểgiảm thiên vị trên các máy phát điện đầu ra với chi phí giảm n lần tỷ lệ bit của nó. Tuy nhiên,xu hướng đầu ra chút dòng là giảm nếu bit ban đầu độc lập.Những lợi thế chính của XOR corrector là đơn giản của nó và khả năngđể duy trì một hằng số đầu ra tỷ lệ bit. Một phân tích tốt của XOR corrector có thểloài này có ở [Dav02].Von Neumann correctorTh

Kết quả (Việt) 2:

thời gian tuyên truyền biến thể cũng được sử dụng trong máy phát điện với các yếu tố chậm trễ lắp ráp tại
một chuỗi mở. Các chuỗi được sử dụng ở đây để tăng hoặc điều chỉnh tổng chậm trễ.
Kể từ khi điện trở và tụ điện có thể dễ dàng thực hiện trong công nghệ kỹ thuật số,
tiếng ồn nhiệt tạo ra trong điện trở có thể được sử dụng để điều chỉnh tần số của một Freerunning
dao động (RC dao động). Tiếng ồn nhiệt là để chuyển đổi sang miền thời gian,
nơi mà nó có thể được dễ dàng trích xuất. Tuy nhiên, nguyên tắc này không thể được sử dụng trong
FPGA, vì điện trở và tụ điện không có sẵn.
Một số máy phát điện sử dụng các jitter theo dõi giới thiệu bởi analog hoặc giai đoạn bị khóa kỹ thuật số
vòng (PLLs) để tạo ra các số ngẫu nhiên. Cái gọi là PLLs tương tự rất dễ thực hiện
trong các thiết bị kỹ thuật số (bao gồm cả FPGAs), vì các bộ lọc RC đại diện cho hầu hết
các chỉ "tương tự" khối trong PLL như vậy, có thể dễ dàng nhận ra bằng cách sử dụng công nghệ tương tự.
Do đó chúng tôi có thể xem xét một PLL dựa trên trng như một máy phát điện, có thể được thực hiện
trong các thiết bị logic nói chung.
2.2 ngẫu nhiên phương pháp khai thác
trong các thiết bị logic mà không chứa bất kỳ khối tương tự, ngẫu nhiên có thể được chiết xuất
chỉ bằng cách lấy mẫu một (đồng hồ) tín hiệu về sự tăng hay giảm các cạnh của một tài liệu tham khảo (đồng hồ) tín hiệu
sử dụng đồng bộ hoặc không đồng bộ flip-flops (đồng bộ flip-flops hoặc chốt). Các
chút dòng ngẫu nhiên có thể thu được bằng hai cách: lấy mẫu tín hiệu ngẫu nhiên ở thường xuyên
khoảng thời gian hoặc lấy mẫu tín hiệu thường xuyên trong khoảng thời gian ngẫu nhiên. Trong các hệ thống đồng bộ,
phương pháp đầu tiên là thích hợp hơn để đảm bảo một tốc độ bit không đổi trên đầu ra.
Sự lựa chọn giữa đồng bộ và không đồng bộ flip-flops dường như không phải là
quan trọng trong việc ứng dụng mạch tích hợp cụ thể (ASICs), nhưng nó là rất quan trọng
trong Field Programmable Gate Arrays (FPGA). Điều này là do đồng bộ flip-flops
được khiển trong tế bào logic như các khối được tối ưu hóa và do đó hành vi siêu bền của họ được
giảm thiểu. Mặt khác, chốt chủ yếu có thể được thực hiện chỉ trong Look-up
bảng (LUTs) và do đó họ có thể hành vi siêu bền trong hơn mở rộng.
Hành vi của đồng bộ và không đồng bộ flip-flops và sử dụng chúng để lấy
ngẫu nhiên trong FPGA được không đủ đánh giá từ trước đến nay.
các phương pháp chiết xuất ngẫu nhiên thường liên quan đến các nguyên tắc cơ bản của
máy phát điện và các nguồn của sự ngẫu nhiên sử dụng. Thủ tục khai thác tính ngẫu nhiên
và sau xử lý đôi khi được sáp nhập vào khối giống nhau và không thể
tách rời. Trong trường hợp đó, entropy của nguồn ngẫu nhiên được sửa đổi bởi các
xử lý sau và không thể đo hay đánh giá một cách chính xác.
Trong quá trình đánh giá máy phát điện số ngẫu nhiên thực, nguồn gốc của sự ngẫu nhiên
khám phá và phương pháp chiết xuất ngẫu nhiên được thắt chặt với nhau và họ không phải là chia ly.
do đó hợp lý hơn để đánh giá những hai tham số máy phát điện trong nó là
cùng một lúc. Cách tốt nhất để làm như vậy, là sự đánh giá của entropy bao gồm trong
tiếng ồn được số hóa. Vì lý do này, chúng tôi đề xuất để phân loại các nguồn của sự ngẫu nhiên và
khai thác ngẫu nhiên phương pháp sử dụng một bộ phân loại phổ biến - entropy của số hóa
tiếng ồn:
Nguồn của sự ngẫu nhiên và chất lượng của tiếng ồn được số hóa - entropy (EN):
• 0: không có dữ liệu ngẫu nhiên trong tiếng ồn số hóa
8
• 1: entropy thấp cho mỗi bit
• 2: entropy cao cho mỗi bit
2.3 tiếng ồn số hóa sau chế biến
việc đánh giá TRNGs là hầu như luôn luôn dựa trên các bài kiểm tra thống kê (NIST, cực đoan)
được áp dụng cho các chuỗi ngẫu nhiên được sản xuất bởi các trng . Đôi khi entropy
nguồn có thể có một số điểm yếu gây ra việc sản xuất số không ngẫu nhiên
(chuỗi dài của số không hoặc những người thân). Vì lý do này, một hậu xử lý có thể cần thiết
để cải thiện tính chất thống kê các số ngẫu nhiên, ví dụ như để tăng entropy,
để làm giảm sai lệch và / hoặc sự tương quan.
Chất lượng của tín hiệu tiếng ồn được số hóa (các tín hiệu thu được trong khai thác ngẫu nhiên
khối) có thể được xấu đi vì nhiều lý do: a) entropy của nguồn là không cao
đủ (điều này thường là trường hợp nếu metastability được sử dụng như là một nguồn của sự ngẫu nhiên); b)
entropy, là cao trong các tín hiệu ban đầu cũng không phải là chiết xuất; c) các chiết xuất
mẫu có tương quan. Entropy cho mỗi bit tại đầu ra của máy phát điện là chủ yếu
tăng ở các chi phí của việc giảm tốc độ bit và / hoặc thay đổi.
Tiếp theo, chúng ta sẽ thảo luận về các kỹ thuật xử lý bài phổ biến nhất.
XOR sửa chửa
những người sửa XOR đại diện cho một hàm tuyến tính đơn giản, áp dụng một độc quyền hoặc
hoạt động trên các khối n bit để tạo ra một bit đầu ra. Nó có thể nhanh chóng
làm giảm các sai lệch trên đầu ra máy phát điện tại các chi phí của việc giảm n-lần tốc độ bit của nó. Tuy nhiên,
sự thiên vị của các đầu ra chút dòng được giảm chỉ khi các bit ban đầu là độc lập.
Các ưu điểm chính của người sửa XOR là sự đơn giản của nó và khả năng
để duy trì một đầu ra tốc độ bit không đổi. Một phân tích tốt của người sửa XOR có thể được
tìm thấy trong [Dav02].
Von Neumann người sửa
Th