Bit 2 URS: Update request source0:

Bit 2 URS: Update request source
0: When enabled by the UDIS bit, the UIF bit is set and an update interrupt request is sent when one
of the following events occurs:
– Registers are updated (counter overflow/underflow)
– UG bit is set by software
– Update event is generated through the clock/trigger controller
1: When enabled by the UDIS bit, the UIF bit is set and an update interrupt request is sent only when
registers are updated (counter overflow/underflow).
Bit 1 UDIS: Update disable.
0: A UEV is generated as soon as a counter overflow occurs, a software update is generated, or a
hardware reset is generated by the clock/trigger mode controller. Buffered registers are then loaded
with their preload values.
1: A UEV is not generated and shadow registers keep their value (ARR, PSC, CCRi). The counter
and the prescaler are re-initialized if the UG bit is set or if a hardware reset is received from the
clock/trigger mode controller.
Bit 0 CEN: Counter enable
0: Counter disabled
1: Counter enabled
Note: External clock, trigger gated mode, and encoder mode can work only if the CEN bit has been

Kết quả (Việt) 1:

Bit 2 URS: Cập Nhật yêu cầu nguồn
0: khi kích hoạt bởi các bit UDIS, UIF bit được thiết lập và một yêu cầu ngắt Cập Nhật được gửi khi một
của các sự kiện sau đây xảy ra:
-đăng ký được Cập Nhật (chống tràn/underflow)
-UG bit được thiết lập bởi phần mềm
-Cập Nhật sự kiện được tạo ra thông qua bộ điều khiển đồng hồ/kích hoạt
1: khi kích hoạt bởi các bit UDIS, UIF bit được thiết lập và một yêu cầu ngắt Cập Nhật được gửi chỉ khi
đăng ký được Cập Nhật (chống tràn/underflow).
Bit 1 UDIS: Cập Nhật vô hiệu hoá.
0: A UEV được tạo ra ngay sau khi một số lượt truy cập tràn xảy ra, một cập nhật phần mềm được tạo ra, hoặc một
đặt lại phần cứng được tạo ra bởi bộ điều khiển chế độ đồng hồ/kích hoạt. Buffered đăng ký sau đó được nạp
với của họ giá trị preload.
1: Một UEV không được tạo ra và bóng đăng ký giữ giá trị của họ (ARR, BCĐ, CCRi). Truy cập
và prescaler được khởi tạo lại nếu UG bit được thiết lập hoặc nếu một thiết lập lại phần cứng nhận được từ các
đồng hồ/kích hoạt chế độ điều khiển.
Bit 0 CEN: cho phép truy cập
0: vô hiệu hóa truy cập
1: số lượt truy cập cho phép
ghi chú: bên ngoài đồng hồ, kích hoạt có cổng vào chế độ và chế độ mã hóa có thể làm việc chỉ khi CEN bit đã

Kết quả (Việt) 2:

Bit 2 URS: Cập nhật theo yêu cầu nguồn
0: Khi được kích hoạt bởi các bit UDIS, bit UIF được thiết lập và cập nhật ngắt yêu cầu được gửi khi một
trong những sự kiện sau đây xảy ra:
- Đăng ký được cập nhật (truy cập tràn / Van cân bằng)
- UG bit do phần mềm
- Cập nhật sự kiện được tạo ra thông qua bộ điều khiển đồng hồ / kích hoạt
1: Khi được kích hoạt bởi các bit UDIS, bit UIF được thiết lập và cập nhật một yêu cầu ngắt chỉ được gửi khi
đăng ký được cập nhật (truy cập tràn / Van cân bằng).
Bit 1 UDIS : Cập nhật vô hiệu hóa.
0: Một UEV được tạo ra ngay sau khi một lỗi tràn bộ đếm xảy ra, cập nhật phần mềm được tạo ra, hoặc
thiết lập lại phần cứng được tạo ra bởi các chế độ điều khiển đồng hồ / kích hoạt. Đăng ký đệm sau đó được nạp
với các giá trị tải trước của họ.
1: UEV không được tạo ra và đăng ký bóng giữ giá trị của họ (ARR, PSC, CCRi). Việc truy cập
và prescaler được khởi tạo lại nếu bit UG được thiết lập hoặc nếu một thiết lập lại phần cứng được nhận từ
bộ điều khiển chế độ đồng hồ / kích hoạt.
Bit 0 CEN: Số lượt truy cập cho phép
0: Số lượt truy cập vô hiệu hóa
1: truy cập được kích hoạt
Lưu ý: đồng hồ bên ngoài, kích hoạt chế độ gated, và chế độ mã hóa có thể làm việc chỉ khi bit CEN đã được