You are to write Verilog code that

You are to write Verilog code that corresponds to this pseudo-code. Note that
you can perform addition operations in your Verilog code instead of the subtractions shown in lines 9 and 18. The intent of this part of the exercise is to examine the effects of relying more on the Verilog compiler to design the circuit by usingif-elsestatements along with the Verilog>and+operators. Perform the following steps:

Kết quả (Việt) 1:

Bạn phải viết mã số Verilog tương ứng với mã giả này. Lưu ý rằngbạn có thể thực hiện hoạt động bổ sung của bạn mã Verilog thay vì subtractions Hiển thị trong dòng 9 đến 18. Mục đích của phần này của tập thể dục là để xem xét những ảnh hưởng của dựa nhiều vào trình biên dịch Verilog để thiết kế các mạch bởi usingif-elsestatements cùng với Verilog > và + nhà điều hành. Thực hiện theo các bước sau:

Kết quả (Việt) 2:

Bạn hãy viết Verilog mã tương ứng để này pseudo-code. Lưu ý rằng
bạn có thể thực hiện các hoạt động bổ sung trong mã Verilog của bạn thay vì bớt được hiển thị trong dòng 9 và 18. Mục đích của phần này của bài tập là để kiểm tra hiệu ứng của việc dựa nhiều vào trình biên dịch Verilog để thiết kế mạch bằng usingif-elsestatements cùng với Verilog> và +. Thực hiện các bước sau đây: