Burst mode[edit]An entire block of

Burst mode[edit]
An entire block of data is transferred in one contiguous sequence. Once the DMA controller is granted access to the system bus by the CPU, it transfers all bytes of data in the data block before releasing control of the system buses back to the CPU, but renders the CPU inactive for relatively long periods of time. The mode is also called "Block Transfer Mode". It is also used to stop unnecessary data.

Cycle stealing mode[edit]
The cycle stealing mode is used in systems in which the CPU should not be disabled for the length of time needed for burst transfer modes. In the cycle stealing mode, the DMA controller obtains access to the system bus the same way as in burst mode, using BR (Bus Request) and BG (Bus Grant) signals, which are the two signals controlling the interface between the CPU and the DMA controller. However, in cycle stealing mode, after one byte of data transfer, the control of the system bus is deasserted to the CPU via BG. It is then continually requested again via BR, transferring one byte of data per request, until the entire block of data has been transferred. By continually obtaining and releasing the control of the system bus, the DMA controller essentially interleaves instruction and data transfers. The CPU processes an instruction, then the DMA controller transfers one data value, and so on. On the one hand, the data block is not transferred as quickly in cycle stealing mode as in burst mode, but on the other hand the CPU is not idled for as long as in burst mode. Cycle stealing mode is useful for controllers that monitor data in real time.

Transparent mode[edit]
The transparent mode takes the most time to transfer a block of data, yet it is also the most efficient mode in terms of overall system performance. The DMA controller only transfers data when the CPU is performing operations that do not use the system buses. It is the primary advantage of the transparent mode that the CPU never stops executing its programs and the DMA transfer is free in terms of time. The disadvantage of the transparent mode is that the hardware needs to determine when the CPU is not using the system buses, which can be complex.

Kết quả (Trung) 1:

突发模式 [编辑]整个数据块的传输在一个连续的序列中。一旦 DMA 控制器由 CPU 授予访问权限的系统总线，它之前释放回 CPU，系统总线控制传输所有字节的数据块中的数据，但呈现 CPU 时间相对较长时间内处于非活动状态。模式也称为"块传输模式"。它也用来阻止不必要的数据。周期偷模式 [编辑]偷模式的周期中，不应禁用 CPU 的系统用于突发传输模式所需的时间长度。在周期中偷模式，DMA 控制器获取访问权限系统总线与突发模式相同的方式使用 BR (总线请求) 和 BG （巴士格兰特） 信号，这是这两种信号控制 CPU 和 DMA 控制器之间的接口。然而，在周期偷后一个字节的数据传输模式下，系统总线的控制是未断言通过 BG 的 cpu。然后，它又不断是通过 BR，传输一个字节的数据，每个请求，直到整个数据块已经被传输请求。通过不断地获取和释放的系统总线，DMA 控制器控制本质上交错使用指令和数据的传输。将 CPU 处理指令，然后 DMA 控制器传送一个数据值，依此类推。一方面，数据块不偷模式在突发模式的周期中尽快转移，但另一方面，CPU 不闲置只要在突发模式。周期偷模式是用于监控实时数据的控制器。透明模式 [编辑]透明模式需要时间最长传输数据块，然而也是最有效的方式在整个系统的性能。DMA 控制器只传输数据时 CPU 执行不使用系统总线的操作。它是模式的透明 CPU 从未停止执行其程序和 DMA 传输是模式的免费的在时间方面的主要优势。透明模式的缺点是硬件需要确定当 CPU 不使用了系统总线，可能会很复杂。

Kết quả (Trung) 2:

突发模式[编辑]
整个数据块传送一个连续的序列。一旦该DMA控制器被授权访问系统总线由CPU，它传输的数据块的数据的所有字节释放系统总线返回到CPU的控 ​​制之前，但呈现在CPU不活动的时间相对长的时期。该模式也称为“块传输模式”。它也被用来阻止不必要的数据。周期窃取方式[编辑] 的周期挪用模式被用在其中CPU不应为所需要的脉冲串的传输模式的时间长度被禁用的系统。在周期挪用模式下，DMA控制器获得访问系统总线作为在突发模式中相同的方式，使用的BR（总线请求）和BG（总线许可）信号，该信号是两个信号的控制CPU和之间的界面DMA控制器。然而，在周期挪用模式，数据传输的一个字节后，对系统总线的控制置为无效，以通过BG CPU中。它然后被连续地再次经由BR请求，传送每个请求一个字节的数据，直到整个数据块已被转移。通过不断地获得和释放系统总线的控制下，DMA控制器本质上交织的指令和数据传送。CPU处理的指令，则DMA控制器传输的一个数据值，依此类推。一方面，该数据块不被转移迅速在周期挪用模式作为在突发模式下，但在另一方面，CPU不处于空闲状态，只要在突发模式。周期挪用模式是对于实时监视数据控制是有用的。透明模式[编辑] 所述的透明模式下花费时间最多的传输数据的块，但它也是在系统的整体性能方面是最有效的模式。DMA控制器仅当CPU正在执行不使用系统总线操作传输数据。它的透明模式的主要优点是CPU从未停止执行其计划和DMA传输是免费的在时间上。的透明模式的缺点是，硬件需要时，CPU不使用系统总线，它可以是复杂的确定。

Kết quả (Trung) 3:

突发模式[编辑]
整个数据块是在一个连续的序列转移。一旦DMA控制器的CPU授予访问系统总线，它把所有的字节数据块中的数据发布前的系统总线控制返回给CPU，使CPU无效而相对长的一段时间。这种模式也叫“块传送模式”。它也被用来阻止不必要的数据。

周期窃取方式[编辑]
周期窃取方式采用的是系统中的CPU不应对突发传输模式所需的时间长度的残疾。在周期窃取方式，DMA控制器获得访问系统总线方式相同，在突发模式，采用BR（总线请求）和BG（总线允许）信号，这两个信号控制CPU和DMA控制器之间的接口。然而，在周期窃取方式，一个字节的数据传输后，系统总线的控制是无效的CPU通过BG。然后，不断要求再次通过BR，传送一个字节数据的每个请求，直到整个数据块已转移。通过不断获取和释放系统总线的控制，DMA控制器基本上交织的指令和数据传输。CPU处理的指令，然后DMA控制器传输一个数据的值，等等。一方面，数据块不转移的快速周期窃取方式在突发模式，但另一方面，CPU不闲置只要在突发模式。周期挪用方式是有用的控制器，监控的实时数据。

透明模式[编辑]
透明模式花费最多的时间来传输一个数据块，但也在整体系统性能的最有效的方式。DMA控制器只传送数据时，CPU执行不使用系统总线操作。这是CPU从不停止执行程序和DMA传输的时间是免费的透明模式的主要优点。在透明模式的缺点是，硬件需要确定当CPU不使用系统总线，它可以是复杂的。