When the timer overflows, exception

When the timer overflows, exception 15 – if it has been validated – is triggered, and bit 11 of the SHCSR register is switched to 1 when the exception becomes active. As was mentioned in the previous section, it is possible to cause this trap to be set to pended though the PENDSTSET bit of the ICSR of the NVIC.Conversely,it is possible to end the pended mode of this exception with the PENDSTCLR bit of the same register.

Kết quả (Việt) 1:

Khi bộ đếm thời gian tràn, ngoại trừ 15-nếu nó đã được xác nhận-được kích hoạt, và bit 11 của đăng ký SHCSR chuyển sang 1 khi ngoại lệ sẽ trở thành hoạt động. Như đã đề cập trong phần trước, nó có thể gây ra cái bẫy này được thiết lập để pended mặc dù chút PENDSTSET ICSR NVIC. Ngược lại, nó có thể để kết thúc chế độ pended này ngoại lệ với chút PENDSTCLR đăng ký cùng.

Kết quả (Việt) 2:

Khi tràn bộ đếm thời gian, ngoại trừ 15 - nếu nó đã được xác nhận - được kích hoạt, và cắn 11 của thanh ghi SHCSR được chuyển sang 1 khi các ngoại lệ bắt đầu hoạt động. Như đã đề cập trong phần trước, nó có thể gây ra cái bẫy này được thiết lập để pended dù bit PENDSTSET của ICSR của NVIC.Conversely, có thể để kết thúc chế độ pended của ngoại lệ này với các bit PENDSTCLR của cùng đăng ký.