Originally, DRAMs had an asynchrono

Originally, DRAMs had an asynchronous interface to the memory controller,
so every transfer involved overhead to synchronize with the controller. The second major change was to add a clock signal to the DRAM interface, so that the
repeated transfers would not bear that overhead. Synchronous DRAM (SDRAM)
is the name of this optimization. SDRAMs typically also have a programmable
register to hold the number of bytes requested, and hence can send many bytes
over several cycles per request. Typically, 8 or more 16-bit transfers can occur
without sending any new addresses by placing the DRAM in burst mode; this
mode, which supports critical word first transfers, is the only way that the peak
bandwidths shown in Figure 2.14 can be achieved

Kết quả (Việt) 2:

Ban đầu, DRAM có một giao diện không đồng bộ với bộ điều khiển bộ nhớ,
nên mỗi lần chuyển liên quan đến nguyên cần thiết để đồng bộ hóa với các bộ điều khiển. Sự thay đổi lớn thứ hai là thêm một tín hiệu đồng hồ để giao diện DRAM, để
chuyển lặp đi lặp lại sẽ không chịu chi phí đó. Synchronous DRAM (SDRAM)
là tên của tối ưu hóa này. SDRAMs thông thường cũng có thể lập trình được
đăng ký để giữ số lượng các byte yêu cầu, và do đó có thể gửi nhiều byte
trên một số chu kỳ theo yêu cầu. Thông thường, 8 hoặc nhiều chuyển 16-bit có thể xảy ra
mà không gửi bất kỳ địa chỉ mới bằng cách đặt các DRAM trong chế độ burst; này
chế độ, mà hỗ trợ từ quan trọng chuyển đầu tiên, là cách duy nhất mà các đỉnh
băng thông được thể hiện trong hình 2.14 có thể đạt được