The L1 data cache is controlled by

The L1 data cache is controlled by two bits in one of the control registers,
labeled the CD (cache disable) and NW (not write-through) bits (Table 4.5). There
are also two Pentium 4 instructions that can be used to control the data cache: INVD
invalidates (flushes) the internal cache memory and signals the external cache (if
any) to invalidate. WBINVD writes back and invalidates internal cache and then
writes back and invalidates external cache.

Kết quả (Việt) 1:

Bộ nhớ cache dữ liệu L1 được kiểm soát bởi hai bit trong một thanh ghi điều khiển,nhãn đĩa CD (vô hiệu hóa bộ nhớ cache) và NW (không viết-thông qua) bit (bảng 4,5). Cócũng là hai Pentium 4 hướng dẫn mà có thể được sử dụng để điều khiển bộ nhớ cache của dữ liệu: INVDinvalidates (bừng mặt) nội bộ nhớ cache và bộ nhớ cache bên ngoài (nếu các tín hiệubất kỳ) để làm mất hiệu lực. WBINVD viết lại và invalidates bộ nhớ cache nội bộ và sau đóviết lại và invalidates bên ngoài bộ nhớ cache.

Kết quả (Việt) 2:

Các bộ nhớ cache dữ liệu L1 được điều khiển bởi hai bit trong một thanh ghi điều khiển,
nhãn đĩa CD (Cache Disable) và NW (không ghi-through) (Bảng 4.5). Có
cũng là hai Pentium 4 hướng dẫn có thể được sử dụng để kiểm soát bộ nhớ cache dữ liệu: INVD
làm mất hiệu lực (flush) bộ nhớ cache nội bộ và báo hiệu bộ nhớ cache bên ngoài (nếu
có) để làm mất hiệu lực. WBINVD viết lại và làm mất hiệu lực bộ nhớ cache nội bộ và sau đó
viết lại và làm mất hiệu lực bộ nhớ cache bên ngoài.