12.9a. We can ignore the initial fi

12.9
a. We can ignore the initial filling up of the pipeline and the final emptying of
the pipeline, because this involves only a few instructions out of 1.5 million
instructions. Therefore the speedup is a factor of five.
b. One instruction is completed per clock cycle, for an throughput of 2500 MIPS.
12.10
a. Using Equation (12.2), we can calculate the speedup of the pipelined 2-Ghz
processor versus a comparable 2-Ghz processor without pipelining:
S=(nk)/[k+(n-1)=500/104=4.8
However, the unpipelined 2-Ghz processor will have a reduced speed of a
factor of 0.8 compared to the 2.5-Ghz processor. So the overall speedup is
4.8 x 0.8 = 3.8.
b. For the first processor, each instruction takes 4 clock cycle, so the MIPS rate is
2500 MHz / 4 = 625 MIPS. For the second processor, instructions are completed at the rate of one per clock cycle, so that the MIPS rate is 2000 MIPs.

Kết quả (Việt) 1:

12.9a. chúng ta có thể bỏ qua các ban đầu làm đầy các đường ống và đổ cuối cùng củaCác đường ống, bởi vì điều này liên quan đến việc chỉ có một vài hướng dẫn ra khỏi 1.5 triệuhướng dẫn. Do đó speedup là một yếu tố trong năm.b. một hướng dẫn xong cho mỗi chu kỳ đồng hồ, cho một thông lượng 2500 MIPS.12.10a. sử dụng phương trình (12.2), chúng tôi có thể tính toán speedup pipelined 2-Ghzbộ vi xử lý so với một bộ xử lý 2 Ghz tương đương mà không pipelining:S = (nk) / [k + (n-1) = 500/104 = 4.8Tuy nhiên, bộ vi xử lý 2 Ghz unpipelined sẽ có một tốc độ giảm của mộtyếu tố của 0,8 so với bộ vi xử lý 2.5 Ghz. Do đó, tổng thể speedup4.8 x 0,8 = 3.8.b. đối với bộ vi xử lý đầu tiên, mỗi hướng dẫn mất 4 đồng hồ chu kỳ, do đó, tỷ lệ MIPS2500 MHz / 4 = 625 MIPS. Cho bộ vi xử lý thứ hai, hướng dẫn được hoàn thành ở mức mỗi chu kỳ đồng hồ, do đó tỷ lệ kiến trúc MIPS là 2000 MIPs.

Kết quả (Việt) 2:

12,9
a. Chúng ta có thể bỏ qua việc điền ban đầu lên của đường ống và làm rỗng cuối cùng của
các đường ống dẫn, bởi vì đây chỉ liên quan đến một vài hướng dẫn ra khỏi 1.500.000
hướng dẫn. Do đó, tốc độ tăng là một yếu tố của năm.
B. Một lệnh được hoàn thành trên mỗi chu kỳ đồng hồ, cho một thông 2500 MIPS.
12.10
a. Sử dụng phương trình (12.2), chúng tôi có thể tính toán tốc độ tăng của 2 Ghz pipelined
xử lý so với một bộ xử lý 2 Ghz tương đương mà không pipelining:
S = (nk) / [k + (n-1) = 500/104 = 4,8
Tuy nhiên, unpipelined bộ xử lý 2 Ghz sẽ có tốc độ giảm của một
yếu tố của 0,8 so với bộ vi xử lý 2,5 Ghz. Vì vậy, tốc độ tăng tổng thể là
4,8 x 0,8 = 3,8.
B. Đối với các bộ vi xử lý đầu tiên, mỗi lệnh mất 4 chu kỳ đồng hồ, vì vậy lãi suất MIPS là
2500 MHz / 4 = 625 MIPS. Đối với các bộ vi xử lý thứ hai, hướng dẫn được hoàn thành với tỷ lệ một trên mỗi chu kỳ đồng hồ, do đó tỷ lệ MIPS là 2000 MIPS.