12.9a.We can ignore the initial fill

12.9
a.We can ignore the initial filling up of the pipeline and the final emptying of
the pipeline, because this involves only a few instructions out of 1.5 million
instructions. Therefore the speedup is a factor of five.
b.One instruction is completed per clock cycle, for an throughput of 2500 MIPS.
12.10
a.Using Equation (12.2), we can calculate the speedup of the pipelined 2-Ghz
processor versus a comparable 2-Ghz processor without pipelining:
S=(nk)/[k+(n-1)=500/104=4.8
However, the unpipelined 2-Ghz processor will have a reduced speed of a
factor of 0.8 compared to the 2.5-Ghz processor. So the overall speedup is
4.8 x 0.8 = 3.8.
b.For the first processor, each instruction takes 4 clock cycle, so the MIPS rate is
2500 MHz / 4 = 625 MIPS. For the second processor, instructions are completed at the rate of one per clock cycle, so that the MIPS rate is 2000 MIPs.

Kết quả (Việt) 1:

12.9a.We có thể bỏ qua filling ban đầu ra của các đường ống và ngoài đổ củaCác đường ống, bởi vì điều này liên quan đến việc chỉ có một vài hướng dẫn ra khỏi 1.5 triệuhướng dẫn. Do đó speedup là một yếu tố trong năm.b.One hướng dẫn là hoàn thành một chu kỳ đồng hồ, cho một thông lượng 2500 MIPS.12.10a.Using phương trình (12.2), chúng tôi có thể tính toán speedup pipelined 2-Ghzbộ vi xử lý so với một bộ xử lý 2 Ghz tương đương mà không pipelining:S = (nk) / [k + (n-1) = 500/104 = 4.8Tuy nhiên, bộ vi xử lý 2 Ghz unpipelined sẽ có một tốc độ giảm của mộtyếu tố của 0,8 so với bộ vi xử lý 2.5 Ghz. Do đó, tổng thể speedup4.8 x 0,8 = 3.8.b.For bộ vi xử lý đầu tiên, mỗi hướng dẫn mất 4 đồng hồ chu kỳ, do đó, tỷ lệ MIPS2500 MHz / 4 = 625 MIPS. Cho bộ vi xử lý thứ hai, hướng dẫn được hoàn thành ở mức mỗi chu kỳ đồng hồ, do đó tỷ lệ kiến trúc MIPS là 2000 MIPs.