particularly for super-scalar machi

particularly for super-scalar machines such as the Pentium and PowerPC, which emphasize parallel instruction execution and the prefetching of predicted future instructions.The key advantage of the split cache design is that it eliminates contention for the cache between the instruction fetch/decode unit and the execution unit.This is important in any design that relies on the pipelining of instructions. Typically, the processor will fetch instructions ahead of time and fill a buffer, or pipeline, with instructions to be executed. Suppose now that we have a unified instruction/data cache.When the execution unit performs
a memory access to load and store data, the request is submitted to the unified cache.
If, at the same time, the instruction prefetcher issues a read request to the cache for an
instruction, that request will be temporarily blocked so that the cache can service the
execution unit first, enabling it to complete the currently executing instruction. This
cache contention can degrade performance by interfering with efficient use of the
instruction pipeline.The split cache structure overcomes this difficulty.

Kết quả (Việt) 1:

đặc biệt là cho các máy siêu vô hướng như Pentium và PowerPC, mà nhấn mạnh thực hiện song song hướng dẫn và tải trước hướng dẫn dự đoán trong tương lai. Ưu điểm chính của thiết kế phân chia bộ nhớ cache là nó giúp loại bỏ các ganh đua cho bộ nhớ cache giữa các hướng dẫn tải/giải mã đơn vị và các đơn vị thực hiện. Điều này là quan trọng trong bất kỳ thiết kế dựa trên pipelining hướng dẫn. Thông thường, bộ vi xử lý sẽ lấy hướng dẫn trước thời hạn và điền vào bộ đệm hoặc đường ống, với các hướng dẫn được thực hiện. Giả sử bây giờ mà chúng tôi có một bộ nhớ cache chỉ dẫn/dữ liệu thống nhất. Khi thực hiện các đơn vị thực hiệntruy cập vào bộ nhớ để tải và lưu trữ dữ liệu, các yêu cầu được gửi đến bộ nhớ cache thống nhất.Nếu, cùng lúc đó, prefetcher hướng dẫn vấn đề một yêu cầu đọc vào bộ nhớ cache cho mộthướng dẫn, yêu cầu đó sẽ tạm thời bị cấm vì vậy mà bộ nhớ cache có thể phục vụ cácđơn vị thực hiện lần đầu tiên, cho phép nó để hoàn thành các chỉ dẫn hiện executing. Điều nàybộ nhớ cache ganh đua có thể làm suy giảm hiệu suất bằng cách can thiệp với sử dụng hiệu quả cácđường ống dẫn. Cấu trúc bộ nhớ cache split vượt qua khó khăn này.

Kết quả (Việt) 2:

đặc biệt đối với các máy siêu vô hướng như Pentium và PowerPC, trong đó nhấn mạnh hướng dẫn thực hiện song song và tìm nạp trước trong tương lai dự đoán instructions.The lợi thế quan trọng của việc thiết kế phân chia bộ nhớ cache là nó giúp loại bỏ sự tranh cho bộ nhớ cache giữa các hướng dẫn lấy / khối giải mã và thực hiện unit.This là quan trọng trong bất kỳ thiết kế dựa trên pipelining of hướng dẫn. Thông thường, các bộ vi xử lý sẽ lấy hướng dẫn trước thời hạn và điền vào một bộ đệm, hoặc đường ống, với các hướng dẫn để thực hiện. Giả sử bây giờ chúng ta có một hướng dẫn thống nhất / dữ liệu cache.When các đơn vị thi công thực hiện
một bộ nhớ truy cập để tải và lưu trữ dữ liệu, yêu cầu được gửi đến các bộ nhớ cache thống nhất.
Nếu, cùng một lúc, các hướng dẫn nạp trước một yêu cầu đọc cho bộ nhớ cache cho một
hướng dẫn, yêu cầu đó sẽ được tạm thời bị chặn để các bộ nhớ cache có thể phục vụ các
đơn vị thi công đầu tiên, cho phép nó để hoàn thành các hướng dẫn hiện hành. Đây
tranh cache có thể làm giảm hiệu suất bằng cách can thiệp hiệu quả sử dụng các
hướng dẫn pipeline.The cấu trúc phân chia bộ nhớ cache vượt qua khó khăn này.