Figure 8.22 provides an overview of

Figure 8.22 provides an overview of the memory management hardware in the ARM for virtual memory.The virtual memory translation hardware uses one or two levels of tables for translation from virtual to physical addresses, as explained subsequently. The translation lookaside buffer (TLB) is a cache of recent page table entries. If an entry is available in the TLB, then the TLB directly sends a physical address to main memory for a read or write operation. As explained in Chapter 4, data is exchanged between the processor and main memory via the cache. If a logical cache organization is used (Figure 4.7a), then the ARM supplies that address directly to the cache as well as supplying it to the TLB when a cache miss occurs. If a physical cache organization is used (Figure 4.7b), then the TLB must supply the physical address to the cache.

Kết quả (Việt) 1:

Con số 8,22 cung cấp một tổng quan về phần cứng quản lý bộ nhớ ở cánh tay cho bộ nhớ ảo. Phần cứng dịch bộ nhớ ảo sử dụng cấp độ một hoặc hai của bảng cho bản dịch từ ảo để địa chỉ vật lý, như được giải thích sau đó. Dịch lookaside đệm (TLB) là một bộ nhớ cache của trang bảng mục gần đây. Nếu một mục có sẵn trong TLB, sau đó TLB trực tiếp gửi một địa chỉ vật lý cho chính bộ nhớ cho thao tác đọc hoặc ghi. Như đã giải thích trong chương 4, dữ liệu được trao đổi giữa bộ xử lý và bộ nhớ chính thông qua bộ nhớ cache. Nếu một tổ chức hợp lý bộ nhớ cache được sử dụng (hình 4.7a), sau đó các nguồn cung cấp cánh tay địa chỉ trực tiếp vào bộ nhớ cache, cũng như cung cấp nó với TLB khi một bộ nhớ cache bỏ lỡ xảy ra. Nếu một tổ chức vật lý bộ nhớ cache sử dụng (hình 4.7b), sau đó TLB phải cung cấp địa chỉ vật lý cho bộ nhớ cache.

Kết quả (Việt) 2:

Hình 8.22 cung cấp một cái nhìn tổng quan của phần cứng quản lý bộ nhớ trong ARM cho phần cứng dịch bộ nhớ ảo memory.The ảo sử dụng một hoặc hai cấp độ của bảng để dịch từ ảo đến các địa chỉ vật lý, như được giải thích sau đó. Các bộ đệm dịch lookaside (TLB) là một bộ nhớ cache của mục bảng trang gần đây. Nếu một mục có sẵn trong TLB, sau đó TLB trực tiếp gửi một địa chỉ vật lý để nhớ chính để đọc hoặc ghi hoạt động. Như đã giải thích ở chương 4, dữ liệu được trao đổi giữa các bộ xử lý và bộ nhớ chính thông qua bộ nhớ cache. Nếu một tổ chức bộ nhớ cache logic được sử dụng (hình 4.7a), sau đó các nguồn cung cấp ARM giải quyết trực tiếp vào bộ nhớ cache cũng như cung cấp nó cho TLB khi không có Cache. Nếu một tổ chức bộ nhớ cache vật lý được sử dụng (hình 4.7b), sau đó TLB phải cung cấp địa chỉ vật lý bộ nhớ cache.