The design requires only 2.52K gate

The design requires only 2.52K gates with a
throughput of 8 Kbps at 100 KHz system clock based on 0.13-µm CMOS
standard cell library

Kết quả (Việt) 1:

Việc thiết kế đòi hỏi duy 2,52 K cổng với mộtthông lượng của 8 Kbps tại 100 KHz hệ thống đồng hồ dựa trên 0,13 μm CMOSthư viện tiêu chuẩn di động

Kết quả (Việt) 2:

Việc thiết kế chỉ cần 2.52K cửa bằng một
thông lượng của 8 Kbps ở đồng hồ hệ thống 100 KHz dựa trên CMOS 0,13-micron
thư viện di động tiêu chuẩn