In a typical DRAM, the processor pr

In a typical DRAM, the processor presents addresses and control levels to the memory, indicating that a set of data at a particular location in memory should be either read from or written into the DRAM.After a delay, the access time, the DRAM either writes or reads the data. During the access-time delay, the DRAM performs various internal functions, such as activating the high capacitance of the row and column lines, sensing the data, and routing the data out through the output buffers. The processor must simply wait through this delay, slowing system performance.

Kết quả (Việt) 1:

Trong một DRAM điển hình, bộ vi xử lý trình bày địa chỉ và kiểm soát các cấp độ để nhớ, chỉ ra rằng một tập hợp các dữ liệu tại một vị trí cụ thể trong bộ nhớ nên được đọc từ hoặc văn bản vào DRAM. Sau khi một sự chậm trễ, thời gian truy cập, DRAM viết hoặc đọc dữ liệu. Trong thời gian chậm trễ thời gian truy cập, DRAM thực hiện các chức năng nội bộ, chẳng hạn như kích hoạt điện dung cao của các hàng và cột, cảm biến dữ liệu và định tuyến dữ liệu ra thông qua các bộ đệm đầu ra. Bộ vi xử lý phải đơn giản chỉ cần chờ qua sự trì hoãn này, làm chậm hiệu suất hệ thống.

Kết quả (Việt) 2:

Trong một DRAM điển hình, bộ xử lý trình bày các địa chỉ và các mức điều khiển bộ nhớ, chỉ ra rằng một tập hợp các dữ liệu tại một vị trí đặc biệt trong bộ nhớ nên được hoặc đọc từ hay ghi vào DRAM.After một sự chậm trễ, thời gian truy cập, các DRAM hoặc viết hoặc đọc dữ liệu. Trong sự chậm trễ truy cập thời gian thực, các DRAM thực hiện chức năng nội bộ khác nhau, chẳng hạn như kích hoạt các điện dung cao của các dòng hàng và cột, nhận dữ liệu, và định tuyến dữ liệu ra thông qua các bộ đệm đầu ra. Các bộ xử lý đơn giản là phải chờ thông qua sự chậm trễ này, làm chậm hiệu suất hệ thống.