Architecture:PowerPC is largely bas

Architecture:
PowerPC is largely based on IBM's earlier POWER architecture, and retains a high level of
compatibility with it; the architectures have remained close enough that the same programs and
operating systems will run on both if some care is taken in preparation; newer chips in the
POWER series implement the full PowerPC instruction set.
The PowerPC architecture provides an alternative to the popular processor architectures from
Intel, including the Pentium. (Microsoft builds its Windows operating system offerings to run on
4
Intel processors, and this widely-sold combination is sometimes called "Wintel".) The PowerPC
was first used in IBM's RS/6000 workstation with its Unix-based operating system, AIX, and in
Apple Computer's Macintosh personal computers. Today, PowerPC chips are also used in
diverse applications including internetworking equipment, routers, telecom switches, interactive
multimedia, automotive control, and industrial robotics.
The PowerPC ISA (instruction set architecture) is divided into several Categories and every
component is defined as a part of a category. And each category resides within a certain Book.
Processors implement a set of these categories. Different classes of processors are required to
implement certain Categories, for example a server class processor use categories Server, Base,
Floating Point, 64-bit, etc. All processors implement the Base category.
Power is a RISC load/store architecture. It has multiple sets of registers:
 thirty-two 32-bit or 64-bit General Purpose Registers (GPRs) for integer operations.
 sixty-four 128-bit Vector Scalar registers (VSRs) for vector operations and floating point
operations.
5
 Thirty-two 64-bit Floating Point Registers (FPRs) as part of the VSRs for floating point
operations.
 Thirty-two 128-bit Vector registers (VRs) as part of the VSRs for vector operations.
 Eight 4-bit Condition register fields (CRs) for comparison and flow control.
 Special registers:
 Counter Register (CTR)
 Link Register (LR)
 Time Base (TBU, TBL)
 Alternate Time Base (ATBU, ATBL)
 Accumulator (ACC)
 Status registers (XER, FPSCR, VSCR, SPEFSCR).
Instructions have a length of 32 bits, with the exception of the VLE (variable-length encoding)
subset that provides for higher code density for low-end embedded applications. Most
instructions are triadic, i.e. have two source operands and one destination. Single and double
precision IEEE-754 compliant floating point operations are supported, including additional fused
multiply add (FMA) and decimal floating-point instructions. There are provisions for SIMD
operations on integer and floating point data on up to 16 elements in a single instruction.
Support for Harvard cache, i.e. split data and instruction caches, as well as support for unified
caches. Memory operations are strictly load/store, but allow for out-of-order execution. Support
for both big and little-endian addressing with separate categories for moded and per-page
endianess. Support for both 32-bit and 64-bit addressing.
a) Different modes of operation:
 User:
Restricted modes are usually referred to as user modes. In this mode, only permitted instructions
are executed.
 Super-visor :
Supervisor mode is “An execution mode on some processors which enables execution of all
instructions, including privileged instructions. It may also give access to a different address
space, to memory management hardware and to other peripherals. This is the mode in which the
operating system usually runs.”
 Hyper-visor:
Hypervisor mode allows for a secure mode of operation that is required for various system
functions where logical partition integrity and security are required. The Hypervisor validates
that the partition has ownership of the resources it is attempting to access, such as processor,
memory, and I/O, then completes the function. This mechanism allows for complete isolation of
partition resources.
b) Categories:
 Base – Most of Book I and Book II

Kết quả (Việt) 1:

Kiến trúc:PowerPC phần lớn dựa trên IBM của kiến trúc quyền lực trước đó, và giữ lại một mức độ cao khả năng tương thích với nó; những kiến trúc vẫn đóng đủ mà các chương trình tương tự và Hệ điều hành sẽ chạy trên cả hai nếu một số chăm sóc được thực hiện để chuẩn bị; chip mới hơn trong các Điện loạt thực hiện hướng dẫn bộ đầy đủ của PowerPC.Kiến trúc PowerPC cung cấp một thay thế cho kiến trúc bộ xử lý phổ biến từ Intel, bao gồm cả Pentium. (Microsoft xây dựng các dịch vụ hệ điều hành Windows để chạy trên 4Bộ vi xử lý Intel, và sự kết hợp bán rộng rãi này đôi khi được gọi là "Wintel".) PowerPC lần đầu tiên được sử dụng trong máy trạm RS/6000 của IBM với các Unix dựa trên hệ điều hành, AIX, và trong Máy tính cá nhân của Apple máy tính Macintosh. Hôm nay, PowerPC chip cũng được sử dụng trong ứng dụng đa dạng bao gồm cả liên mạng thiết bị, bộ định tuyến, viễn thông chuyển, tương tác điều khiển đa phương tiện, ô tô, và máy công nghiệp. ISA PowerPC (hướng dẫn thiết lập kiến trúc) được chia thành nhiều loại và mỗi thành phần được định nghĩa là một phần của một thể loại. Và mỗi thể loại nằm trong một cuốn sách nhất định. Bộ vi xử lý thực hiện một tập hợp của các loại. Các lớp khác nhau của bộ vi xử lý được yêu cầu phải thực hiện một số loại, ví dụ: một bộ xử lý lớp máy chủ sử dụng loại máy chủ, cơ sở, Nổi điểm, 64-bit, vv. Bộ vi xử lý tất cả thực hiện các loại cơ sở.Điện là một kiến trúc RISC tải/cửa hàng. Đô thị này có nhiều bộ đăng ký: ba mươi hai 32-bit hoặc 64-bit chung mục đích đăng ký (GPRs) cho các hoạt động số nguyên. Sáu mươi bốn 128-bit vô hướng vectơ đăng ký (VSRs) cho vector hoạt động và nổi điểm hoạt động. 5 ba mươi hai 64-bit nổi điểm đăng ký (FPRs) như một phần của VSRs cho nổi điểm hoạt động. ba mươi hai 128-bit Vector ghi (VRs) như một phần của VSRs cho các hoạt động vector. Tám 4-bit điều kiện đăng ký các lĩnh vực (CRs) để kiểm soát so sánh và dòng chảy. đặc biệt đăng ký:  truy cập đăng ký (CTR)  liên kết đăng ký (LR)  thời gian cơ sở (TBU, TBL)  thay thế thời gian cơ sở (ATBU, ATBL)  Accumulator (ACC)  tình trạng đăng ký (XER, FPSCR, VSCR, SPEFSCR).Hướng dẫn có độ dài 32 bit, ngoại trừ VLE (chiều dài thay đổi mã hóa)tập con mà cung cấp cho mật mã cao hơn cho các ứng dụng nhúng thấp. Hầu hết hướng dẫn triadic, tức là có hai nguồn operands và một điểm đến. Đơn và đôi chính xác cao IEEE-754 tuân thủ nổi điểm hoạt động được hỗ trợ, trong đó bổ sung hợp nhất nhân thêm (FMA) và hướng dẫn floating-point thập phân. Có những quy định cho SIMDhoạt động trên nguyên và nổi điểm dữ liệu trên các yếu tố tối đa 16 trong một chỉ dẫn duy nhất.Hỗ trợ cho Harvard cache, tức là phân chia lưu trữ dữ liệu và chỉ dẫn, cũng như hỗ trợ cho thống nhất lưu trữ. Bộ nhớ hoạt động được nghiêm chỉnh tải/cửa hàng, nhưng cho phép để thực hiện ra trật tự. Hỗ trợ cho cả lớn và nhỏ về cuối địa chỉ với các thể loại riêng biệt cho moded và mỗi trang endianess. Hỗ trợ cho cả hai 32-bit và 64-bit địa chỉ.a) chế độ khác nhau của hoạt động:  người dùng:Bị giới hạn chế độ thường được gọi là chế độ người dùng. Trong chế độ này, chỉ cho phép hướng dẫn được thực hiện. visor siêu:Chế độ giám sát là "một chế độ thực hiện trên một số bộ xử lý cho phép thực hiện tất cảhướng dẫn, bao gồm đặc quyền hướng dẫn. Nó cũng có thể cho truy cập vào một địa chỉ khác nhau không gian, bộ nhớ quản lý phần cứng và thiết bị ngoại vi khác. Đây là chế độ mà trong đó các Hệ điều hành thường chạy." Siêu-tấm che mặt: Hypervisor mode cho phép cho một chế độ an toàn hoạt động đó là cần thiết cho các hệ thống chức năng mà phân vùng hợp lý toàn vẹn và an ninh được yêu cầu. Hypervisor xác nhận phân vùng có quyền sở hữu của các nguồn tài nguyên đó là cố gắng để truy cập, chẳng hạn như bộ xử lý, bộ nhớ, và I/O, sau đó hoàn thành chức năng. Cơ chế này cho phép cho các cô lập hoàn toàn của tài nguyên phân vùng.b) thể loại: Base-hầu hết các cuốn sách tôi và quyển II

Kết quả (Việt) 2:

Kiến trúc:
PowerPC dựa phần lớn trên kiến trúc Power trước đó của IBM, và vẫn giữ được một mức độ cao về
khả năng tương thích với nó; các kiến trúc vẫn còn đủ gần mà các chương trình tương tự và
hệ điều hành sẽ chạy trên cả hai nếu được chăm sóc được thực hiện để chuẩn bị; chip mới hơn trong
loạt ĐIỆN thực hiện các tập lệnh PowerPC đầy đủ.
Các kiến trúc PowerPC cung cấp một thay thế cho các bộ xử lý kiến trúc phổ biến từ
Intel, bao gồm cả Pentium. (Microsoft xây dựng các dịch vụ hệ điều hành Windows của mình để chạy trên
4
bộ vi xử lý Intel, và sự kết hợp rộng rãi bán này đôi khi được gọi là "Wintel".) Các PowerPC
lần đầu tiên được sử dụng trong IBM RS / 6000 trạm làm việc với hệ điều hành dựa trên Unix của nó, AIX, và trong
máy tính cá nhân Macintosh của Apple Computer. Hôm nay, chip PowerPC cũng được sử dụng trong
các ứng dụng đa dạng bao gồm cả thiết bị liên mạng, bộ định tuyến, chuyển mạch viễn thông, tương tác
đa phương tiện, điều khiển ô tô, và robot công nghiệp.
Các PowerPC ISA (bộ kiến trúc hướng dẫn) được chia thành nhiều loại và mỗi
thành phần được định nghĩa như là một phần của một danh mục. Và mỗi loại nằm trong một cuốn sách nào đó.
Bộ vi xử lý thực hiện một tập hợp các loại này. Lớp khác nhau của bộ vi xử lý được yêu cầu phải
thực hiện một số hạng mục, ví dụ như một lớp máy chủ sử dụng bộ xử lý loại Server, Base,
Floating Point, 64-bit, vv Tất cả các bộ xử lý thực hiện các hạng mục cơ sở.
Power là một kiến trúc load / store RISC. Nó có nhiều bộ đăng
ký:.  ba mươi hai 32-bit hoặc 64-bit chung Registers Purpose (GPRS) cho các hoạt động nguyên
 sáu mươi tư 128-bit Vector Scalar đăng ký (VSRs) cho các hoạt động vector và điểm
nổi. Hoạt động
5
 Ba mươi hai 64-bit thanh ghi (FPRs) như là một phần của VSRs cho điểm nổi
hoạt động.
 Ba mươi hai thanh ghi 128-bit Vector (VRS) như là một phần của VSRs cho các hoạt động vector.
 Tám Điều kiện 4-bit . đăng ký lĩnh vực (CRS) để so sánh và kiểm soát dòng chảy
 đăng ký đặc biệt:
 Counter Register (CTR)
 liên kết Register (LR)
 Thời gian Base (TBU, TBL)
 Thay Time Base (ATBU, ATBL)
 Accumulator (ACC)
 thanh ghi trạng thái (XER, FPSCR, VSCR, SPEFSCR).
Hướng dẫn này có độ dài 32 bit, với ngoại lệ của VLE (mã hóa độ dài thay đổi)
tập hợp con cung cấp cho mã mật độ cao hơn đối với cấp thấp các ứng dụng nhúng. Hầu hết các
hướng dẫn này là bộ ba, tức là có hai toán hạng nguồn và một đích đến. Đơn và đôi
chính xác IEEE-754 hoạt động điểm nổi tuân thủ được hỗ trợ, bao gồm cả bổ sung hợp nhất
nhân thêm (FMA) và số thập phân chỉ dẫn nổi-điểm. Có quy định cho SIMD
hoạt động trên nguyên và dữ liệu điểm nổi trên lên đến 16 nguyên tố trong một chỉ dẫn duy nhất.
Hỗ trợ cho bộ nhớ cache Harvard, tức là chia dữ liệu và lưu trữ hướng dẫn, cũng như hỗ trợ cho thống nhất
cache. Hoạt động trí nhớ thì đúng tải / cửa hàng, nhưng cho phép out-of-trật tự thực hiện. Hỗ trợ
cho cả hai lớn và ít về cuối giải với hạng mục dành cho moded và mỗi trang
endianess. Hỗ trợ cho cả 32-bit và 64-bit địa chỉ.
A) các chế độ khác nhau của hoạt động:
 User:
Hạn chế chế độ thường được gọi là chế độ người dùng. Trong chế độ này, các hướng dẫn chỉ được phép
được thực thi.
 Super-visor:
chế độ giám sát là "Một chế độ thực hiện trên một số bộ vi xử lý cho phép thực hiện tất cả các
hướng dẫn, kể cả hướng dẫn đặc quyền. Nó cũng có thể cung cấp cho truy cập đến một địa chỉ khác
không gian, để quản lý phần cứng bộ nhớ và thiết bị ngoại vi khác. Đây là chế độ mà trong đó các
hệ điều hành thường chạy ".
 Hyper-visor:
chế độ Hypervisor cho phép cho một chế độ an toàn của các hoạt động đó là cần thiết cho hệ thống khác nhau
chức năng nơi vẹn phân vùng hợp lý và bảo đảm được yêu cầu. Các Hypervisor xác nhận
rằng các phân vùng có quyền sở hữu tài nguyên mà nó đang cố gắng để truy cập, chẳng hạn như bộ xử lý,
bộ nhớ, và I / O, sau đó hoàn thành các chức năng. Cơ chế này cho phép cô lập hoàn toàn của
nguồn lực phân vùng.
B) Thể loại:
 Base - Hầu hết các cuốn I và II Book