Figure 5.14 illustrates the RDRAM l

Figure 5.14 illustrates the RDRAM layout. The configuration consists of a controller and a number of RDRAM modules connected via a common bus. The controller is at one end of the configuration, and the far end of the bus is a parallel termination of the bus lines. The bus includes 18 data lines (16 actual data, two parity) cycling at twice the clock rate; that is, 1 bit is sent at the leading and following edge of each clock signal. This results in a signal rate on each data line of 800 Mbps. There is a separate set of 8 lines (RC) used for address and control signals. There is also a clock signal that starts at the far end from the controller propagates to the controller end and then loops back.A RDRAM module sends data to the controller synchronously to the clock to master, and the controller sends data to an RDRAM synchronously with the clock signal in the opposite direction. The remaining bus lines include a reference voltage, ground, and power source

Kết quả (Việt) 1:

5.14 hình minh họa cách bố trí RDRAM. Cấu hình bao gồm một bộ điều khiển và một số mô-đun RDRAM kết nối thông qua một xe buýt phổ biến. Bộ điều khiển là một trong những cuối của các cấu hình, và vào cuối xa của xe buýt là một chấm dứt song song của các tuyến xe buýt. Xe buýt gồm 18 đường dữ liệu (16 dữ liệu thực tế, tương đương hai) chạy xe đạp gấp đôi tốc độ đồng hồ; có nghĩa là, 1 bit được gửi ở rìa hàng đầu và sau mỗi tín hiệu đồng hồ. Kết quả là một tỷ lệ tín hiệu trên mỗi dòng dữ liệu 800 Mbps. Đó là một bộ riêng biệt của 8 dòng (RC) được sử dụng cho tín hiệu điều khiển và địa chỉ. Đó cũng là một tín hiệu đồng hồ bắt đầu vào cuối xa từ bộ điều khiển lan truyền để kết thúc điều khiển và sau đó vòng lại. Một mô-đun RDRAM sẽ gửi dữ liệu cho bộ điều khiển đồng bộ để đồng hồ để làm chủ, và bộ điều khiển sẽ gửi dữ liệu đến một RDRAM đồng bộ với tín hiệu đồng hồ theo hướng đối diện. Các tuyến xe buýt còn bao gồm một tham chiếu điện áp, mặt đất và nguồn điện

Kết quả (Việt) 2:

Hình 5.14 minh họa bố cục RDRAM. Các cấu hình bao gồm một bộ điều khiển và một số module RDRAM kết nối thông qua một xe buýt thông thường. Bộ điều khiển ở một đầu của cấu hình, và kết thúc đến nay của xe buýt là một chấm dứt song song của các tuyến xe buýt. Các xe buýt bao gồm 18 dòng dữ liệu (16 dữ liệu thực tế, hai chẵn lẻ) đi xe đạp gấp đôi so với tốc độ đồng hồ; nghĩa là, 1 bit được gửi ở rìa hàng đầu và sau của mỗi tín hiệu đồng hồ. Điều này dẫn đến một tỷ lệ tín hiệu trên mỗi dòng dữ liệu 800 Mbps. Có một bộ riêng biệt của 8 dòng (RC) được sử dụng cho địa chỉ và tín hiệu điều khiển. Ngoài ra còn có một tín hiệu đồng hồ bắt đầu tại đến nay kết thúc từ bộ điều khiển truyền đến cuối bộ điều khiển và sau đó vòng back.A mô-đun RDRAM gửi dữ liệu tới bộ điều khiển đồng bộ với đồng hồ để làm chủ, và bộ điều khiển sẽ gửi dữ liệu đến một RDRAM đồng bộ với các tín hiệu đồng hồ theo hướng ngược lại. Các tuyến xe buýt còn lại bao gồm một điện áp tham chiếu, mặt đất, và nguồn điện