Example 4.2a Figure 4.10 shows our

Example 4.2a Figure 4.10 shows our example system using direct mapping.
5
In the example,m 16K 2
14
and ijmodulo 214
. The mapping becomes = ==
4.3 / ELEMENTS OF CACHE DESIGN 127
Word Line Tag
WO
W1
W2
W3
Compare
1 if match
0 if no match
0 if match
1 if no match
W4j
W(4j+1)
W(4j+2)
W(4j+3)
Tag Data
Cache
L0
Li
Memory address
(Miss in cache)
(Hit in cache)
w
s – r
w r
s + w
Main memory
Bj
B0
s
w
Lm–1
s – r
Figure 4.9 Direct-Mapping Cache Organization
Note that no two blocks that map into the same line number have the same tag number.Thus, blocks with starting addresses 000000, 010000, FF0000 have tag numbers 00,
01, FF, respectively.
Referring back to Figure 4.5, a read operation works as follows. The cache system is
presented with a 24-bit address. The 14-bit line number is used as an index into the cache
to access a particular line. If the 8-bit tag number matches the tag number currently stored
in that line, then the 2-bit word number is used to select one of the 4 bytes in that line. Otherwise, the 22-bit tag-plus-line field is used to fetch a block from main memory. The actual
address that is used for the fetch is the 22-bit tag-plus-line concatenated with two 0 bits, so
that 4 bytes are fetched starting on a block boundary.

Kết quả (Việt) 1:

Ví dụ 4.2a hình 4,10 cho thấy chúng tôi hệ thống ví dụ bằng cách sử dụng trực tiếp ánh xạ.5Trong ví dụ, m 16K 214và ijmodulo 214. Ánh xạ trở thành = ==4.3 / YẾU TỐ CỦA THIẾT KẾ BỘ NHỚ CACHE 127Từ dòng thẻWOW1W2W3So sánh1 nếu phù hợp với0 nếu không phù hợp0 nếu phù hợp với1 nếu không phù hợpW4jW(4J+1)W(4J+2)W(4J+3)Dữ liệu từ khóaBộ nhớ cacheL0LiĐịa chỉ bộ nhớ(Hoa hậu trong bộ nhớ cache)(Nhấn trong bộ nhớ cache)ws-rw rs + wBộ nhớ chínhBJB0swLm-1s-rCon số 4.9 bộ nhớ Cache trực tiếp-lập bản đồ tổ chứcLưu ý rằng không có hai khối tấm bản đồ đó vào số dòng cùng có số từ khóa tương tự.Do đó, khối với bắt đầu từ địa chỉ 000000, 010000, FF0000 có thẻ số 00,01, FF, tương ứng.Giới thiệu về để con số 4.5, một hoạt động đọc hoạt động như sau. Hệ thống bộ nhớ cache làtrình bày với một địa chỉ 24-bit. Số 14-bit dòng được sử dụng như là một chỉ số vào bộ nhớ cacheđể truy cập vào một dòng cụ thể. Nếu số 8-bit từ khóa phù hợp với từ khóa số hiện đang lưu trữtrong dòng, sau đó số 2-bit từ được sử dụng để chọn một trong 4 byte trong dòng. Nếu không, trường cộng dòng thẻ 22-bit được sử dụng để lấy một khối từ bộ nhớ chính. Thực tếđịa chỉ được sử dụng để tìm nạp là 22-bit từ khóa-plus-dòng nối với hai 0 bit, vì vậyrằng 4 byte được lấy bắt đầu vào một ranh giới khối.

Kết quả (Việt) 2:

4.2a dụ Hình 4.10 cho thấy hệ thống ví dụ của chúng tôi sử dụng bản đồ trực tiếp.
5
Trong ví dụ, m 16K 2
14
và ijmodulo 214
. Việc lập bản đồ trở nên = ==
4.3 / CÁC YẾU TỐ CỦA CACHE DESIGN 127
Lời Dòng Tag
WO
W1
W2
W3
So sánh
1 nếu trận đấu
0 nếu không có trận đấu
0 nếu trận đấu
1 nếu không có trận đấu
W4j
W (4J + 1)
W (4J + 2)
W (4J + 3)
Tag dữ liệu
cache
L0
Li
địa chỉ bộ nhớ
(Miss trong cache)
(Hit trong cache)
w
s - r
wr
s + w
Bộ nhớ chính
Bj
B0
s
w
Lm-1
s - r
Hình 4.9-Direct Mapping Tổ chức bộ nhớ cache
Lưu ý rằng không có hai khối map vào số dòng cùng có number.Thus tag cùng, khối khởi đầu với địa chỉ 000000, 010.000, FF0000 có số thẻ 00,
01, FF, tương ứng.
Nhắc lại Hình 4.5, một hoạt động đọc công trình như sau. Hệ thống bộ nhớ cache được
trình bày với một địa chỉ 24-bit. Số dòng 14-bit được sử dụng như một chỉ số vào bộ nhớ cache
để truy cập vào một đường dây cụ thể. Nếu số thẻ 8-bit phù hợp với số thẻ hiện đang được lưu trữ
trong một dòng, sau đó từ thứ 2-bit được sử dụng để chọn một trong 4 byte trong dòng đó. Nếu không, lĩnh vực tag-plus-đường 22-bit được sử dụng để lấy một khối từ bộ nhớ chính. Các thực tế
địa chỉ được sử dụng để tìm nạp là 22-bit tag-cộng-line nối với hai 0 bit, do
đó 4 byte được lấy bắt đầu trên một ranh giới khối.