- Văn bản
- Lịch sử
These various inputs could be conne
These various inputs could be connected to the input lines of a multiplexer, with the
PC connected to the output line. The select lines determine which value is loaded into the PC. Because the PC contains multiple bits, multiple multiplexers are used, one per bit. Figure 11.14 illustrates this for 16-bit addresses.
Decoders
A decoder is a combinational circuit with a number of output lines, only one of which is asserted at any time. Which output line is asserted depends on the pattern of input lines. In general, a decoder has n inputs and 2n outputs. Figure 11.15 shows a decoder with three inputs and eight outputs.
Decoders find many uses in digital computers. One example is address decoding. Suppose we wish to construct a 1K-byte memory using four 256 * 8-bit RAM chips. We want a single unified address space, which can be broken down as follows:
Address Chip
0000–00FF 0
0100–01FF 1
0200–02FF 2
0300–03FF 3
Each chip requires 8 address lines, and these are supplied by the lower-order 8 bits of the address. The higher-order 2 bits of the 10-bit address are used to select one of the four RAM chips. For this purpose, a 2-to-4 decoder is used whose output enables one of the four chips, as shown in Figure 11.16.
With an additional input line, a decoder can be used as a demultiplexer. The demultiplexer performs the inverse function of a multiplexer; it connects a single input to one of several outputs. This is shown in Figure 11.17. As before, n inputs are decoded to produce a single one of 2n outputs. All of the 2n output lines are ANDed with a data input line. Thus, the n inputs act as an address to select a particular output line, and the value on the data input line (0 or 1) is routed to that output line.
The configuration in Figure 11.17 can be viewed in another way. Change the label on the new line from Data Input to Enable. This allows for the control of the timing of the decoder. The decoded output appears only when the encoded input is present and the enable line has a value of 1.
Read-Only Memory
Combinational circuits are often referred to as “memoryless” circuits, because their output depends only on their current input and no history of prior inputs is retained.
However, there is one sort of memory that is implemented with combinational circuits, namely read-only memory (ROM).
Recall that a ROM is a memory unit that performs only the read operation. This implies that the binary information stored in a ROM is permanent and was created during the fabrication process. Thus, a given input to the ROM (address lines) always produces the same output (data lines). Because the outputs are a function only of the present inputs, the ROM is in fact a combinational circuit.
A ROM can be implemented with a decoder and a set of OR gates. As an example, consider Table 11.8. This can be viewed as a truth table with four inputs and four outputs. For each of the 16 possible input values, the corresponding set of values of the outputs is shown. It can also be viewed as defining the contents of a 64-bit ROM consisting of 16 words of 4 bits each. The four inputs specify an address, and the four outputs specify the contents of the location specified by the address. Figure 11.18 shows how this memory could be implemented using a 4-to-16 decoder and four OR gates. As with the PLA, a regular organization is used, and the interconnections are made to reflect the desired result.
Adders
So far, we have seen how interconnected gates can be used to implement such functions as the routing of signals, decoding, and ROM. One essential area not yet addressed is that of arithmetic. In this brief overview, we will content ourselves with looking at the addition function.
Binary addition differs from Boolean algebra in that the result includes a carry
term. Thus,
PC connected to the output line. The select lines determine which value is loaded into the PC. Because the PC contains multiple bits, multiple multiplexers are used, one per bit. Figure 11.14 illustrates this for 16-bit addresses.
Decoders
A decoder is a combinational circuit with a number of output lines, only one of which is asserted at any time. Which output line is asserted depends on the pattern of input lines. In general, a decoder has n inputs and 2n outputs. Figure 11.15 shows a decoder with three inputs and eight outputs.
Decoders find many uses in digital computers. One example is address decoding. Suppose we wish to construct a 1K-byte memory using four 256 * 8-bit RAM chips. We want a single unified address space, which can be broken down as follows:
Address Chip
0000–00FF 0
0100–01FF 1
0200–02FF 2
0300–03FF 3
Each chip requires 8 address lines, and these are supplied by the lower-order 8 bits of the address. The higher-order 2 bits of the 10-bit address are used to select one of the four RAM chips. For this purpose, a 2-to-4 decoder is used whose output enables one of the four chips, as shown in Figure 11.16.
With an additional input line, a decoder can be used as a demultiplexer. The demultiplexer performs the inverse function of a multiplexer; it connects a single input to one of several outputs. This is shown in Figure 11.17. As before, n inputs are decoded to produce a single one of 2n outputs. All of the 2n output lines are ANDed with a data input line. Thus, the n inputs act as an address to select a particular output line, and the value on the data input line (0 or 1) is routed to that output line.
The configuration in Figure 11.17 can be viewed in another way. Change the label on the new line from Data Input to Enable. This allows for the control of the timing of the decoder. The decoded output appears only when the encoded input is present and the enable line has a value of 1.
Read-Only Memory
Combinational circuits are often referred to as “memoryless” circuits, because their output depends only on their current input and no history of prior inputs is retained.
However, there is one sort of memory that is implemented with combinational circuits, namely read-only memory (ROM).
Recall that a ROM is a memory unit that performs only the read operation. This implies that the binary information stored in a ROM is permanent and was created during the fabrication process. Thus, a given input to the ROM (address lines) always produces the same output (data lines). Because the outputs are a function only of the present inputs, the ROM is in fact a combinational circuit.
A ROM can be implemented with a decoder and a set of OR gates. As an example, consider Table 11.8. This can be viewed as a truth table with four inputs and four outputs. For each of the 16 possible input values, the corresponding set of values of the outputs is shown. It can also be viewed as defining the contents of a 64-bit ROM consisting of 16 words of 4 bits each. The four inputs specify an address, and the four outputs specify the contents of the location specified by the address. Figure 11.18 shows how this memory could be implemented using a 4-to-16 decoder and four OR gates. As with the PLA, a regular organization is used, and the interconnections are made to reflect the desired result.
Adders
So far, we have seen how interconnected gates can be used to implement such functions as the routing of signals, decoding, and ROM. One essential area not yet addressed is that of arithmetic. In this brief overview, we will content ourselves with looking at the addition function.
Binary addition differs from Boolean algebra in that the result includes a carry
term. Thus,
0/5000
Các đầu vào khác nhau có thể được kết nối với các dòng đầu vào của một đa, với cácPC kết nối với dòng đầu ra. Chọn dòng xác định giá trị mà được tải vào máy PC. Bởi vì các máy tính có chứa nhiều bit, nhiều multiplexers được sử dụng, mỗi chuỗi một chút. Con số 11.14 minh họa điều này cho 16-bit địa chỉ.Bộ giải mãMột bộ giải mã là một mạch luận với một số sản lượng dòng, duy nhất trong đó khẳng định bất kỳ lúc nào. Những dòng sản lượng khẳng định phụ thuộc vào các mô hình của dòng đầu vào. Nói chung, một bộ giải mã có n đầu vào và đầu ra 2n. Con số 11,15 cho thấy một bộ giải mã với ba đầu vào và đầu ra tám.Bộ giải mã tìm thấy sử dụng nhiều trong máy tính kỹ thuật số. Một ví dụ là địa chỉ giải mã. Giả sử chúng ta muốn xây dựng một bộ nhớ 1K-byte bằng cách sử dụng bốn 256 * chip RAM 8-bit. Chúng tôi muốn một không gian địa chỉ thống nhất, có thể được chia như sau:Địa chỉ Chip0000-00FF 00100-01FF 10200-02FF 20300-03FF 3Mỗi chip cần 8 dòng địa chỉ, và chúng được cung cấp bởi thấp hơn để 8 bit địa chỉ. Cao thứ tự 2 bit của 10-bit địa chỉ được sử dụng để chọn một trong bốn chip RAM. Cho mục đích này, một bộ giải mã 2-4 được sử dụng đầu ra mà cho phép một trong bốn chip, như minh hoạ trong hình 11.16.Với một dòng đầu vào bổ sung, một bộ giải mã có thể được sử dụng như một demultiplexer. Demultiplexer thực hiện các chức năng nghịch đảo của một đa; nó kết nối một đầu vào duy nhất cho một trong một số kết quả đầu ra. Điều này được thể hiện trong hình 11.17. Như trước, n đầu vào là decoded để sản xuất một một đơn của kết quả đầu ra 2n. Tất cả 2n sản lượng dòng là ANDed với một dòng đầu vào dữ liệu. Do đó, đầu vào n hoạt động như một địa chỉ để chọn một dòng sản lượng cụ thể, và giá trị trên các dữ liệu đầu vào dòng (0 hay 1) được chuyển đến dòng đầu ra.Cấu hình ở con số 11.17 có thể được xem theo cách khác. Thay đổi các nhãn trên dòng mới từ dữ liệu đầu vào cho phép. Điều này cho phép kiểm soát thời gian của các bộ giải mã. Đầu ra decoded xuất hiện chỉ khi đầu vào mã hóa là hiện tại và các dòng kích hoạt tính năng có giá trị là 1.Bộ nhớ chỉ đọcLuận mạch được thường được gọi là "memoryless" mạch, bởi vì đầu ra của họ phụ thuộc chỉ vào đầu vào hiện tại của họ và không có lịch sử trước các yếu tố đầu vào được giữ lại.Tuy nhiên, đó là một loại bộ nhớ được thực hiện với luận mạch, cụ thể là only bộ nhớ đọc (ROM).Nhớ lại rằng một ROM là một đơn vị bộ nhớ thực hiện hoạt động chỉ đọc. Điều này ngụ ý rằng các thông tin nhị phân được lưu trữ trong một ROM là vĩnh viễn và được tạo ra trong quá trình chế tạo. Do đó, là một đầu vào cho trước để ROM (địa chỉ dòng) luôn luôn sản xuất sản lượng cùng (dữ liệu dòng). Bởi vì kết quả đầu ra là một chức năng duy nhất của các đầu vào hiện tại, các ROM trong thực tế là một mạch luận.Một ROM có thể được thực hiện với một bộ giải mã và một tập hợp các OR cửa. Ví dụ, xem xét bàn 11.8. Điều này có thể được xem như là một bảng chân trị với bốn đầu vào và đầu ra bốn. Đối với mỗi giá trị đầu vào có thể 16, tập tương ứng của các giá trị của kết quả đầu ra Hiển thị. Nó cũng có thể được xem như là xác định nội dung của bản 64-bit ROM bao gồm 16 từ 4 bit. Đầu vào bốn chỉ định một địa chỉ, và kết quả đầu ra bốn chỉ định nội dung của vị trí được chỉ định theo địa chỉ. Con số 11.18 cho thấy cách bộ nhớ này có thể được thực hiện bằng cách sử dụng một bộ giải mã 4 đến 16 và bốn hoặc hệ thống cửa. Như với PLA, một tổ chức thường xuyên được sử dụng, và các interconnections được thực hiện để phản ánh kết quả mong muốn.AddersCho đến nay, chúng tôi đã thấy làm thế nào kết nối cổng có thể được sử dụng để thực hiện các chức năng như các định tuyến của tín hiệu, giải mã, và ROM. Một khu vực cần thiết chưa được giải quyết là số học. Trong tổng quan ngắn này, chúng tôi sẽ nội dung bản thân với xem xét các chức năng bổ sung.Nhị phân bổ sung khác với Boole trong đó kết quả bao gồm một thực hiệnthuật ngữ. Do đó,
đang được dịch, vui lòng đợi..
These various inputs could be connected to the input lines of a multiplexer, with the
PC connected to the output line. The select lines determine which value is loaded into the PC. Because the PC contains multiple bits, multiple multiplexers are used, one per bit. Figure 11.14 illustrates this for 16-bit addresses.
Decoders
A decoder is a combinational circuit with a number of output lines, only one of which is asserted at any time. Which output line is asserted depends on the pattern of input lines. In general, a decoder has n inputs and 2n outputs. Figure 11.15 shows a decoder with three inputs and eight outputs.
Decoders find many uses in digital computers. One example is address decoding. Suppose we wish to construct a 1K-byte memory using four 256 * 8-bit RAM chips. We want a single unified address space, which can be broken down as follows:
Address Chip
0000–00FF 0
0100–01FF 1
0200–02FF 2
0300–03FF 3
Each chip requires 8 address lines, and these are supplied by the lower-order 8 bits of the address. The higher-order 2 bits of the 10-bit address are used to select one of the four RAM chips. For this purpose, a 2-to-4 decoder is used whose output enables one of the four chips, as shown in Figure 11.16.
With an additional input line, a decoder can be used as a demultiplexer. The demultiplexer performs the inverse function of a multiplexer; it connects a single input to one of several outputs. This is shown in Figure 11.17. As before, n inputs are decoded to produce a single one of 2n outputs. All of the 2n output lines are ANDed with a data input line. Thus, the n inputs act as an address to select a particular output line, and the value on the data input line (0 or 1) is routed to that output line.
The configuration in Figure 11.17 can be viewed in another way. Change the label on the new line from Data Input to Enable. This allows for the control of the timing of the decoder. The decoded output appears only when the encoded input is present and the enable line has a value of 1.
Read-Only Memory
Combinational circuits are often referred to as “memoryless” circuits, because their output depends only on their current input and no history of prior inputs is retained.
However, there is one sort of memory that is implemented with combinational circuits, namely read-only memory (ROM).
Recall that a ROM is a memory unit that performs only the read operation. This implies that the binary information stored in a ROM is permanent and was created during the fabrication process. Thus, a given input to the ROM (address lines) always produces the same output (data lines). Because the outputs are a function only of the present inputs, the ROM is in fact a combinational circuit.
A ROM can be implemented with a decoder and a set of OR gates. As an example, consider Table 11.8. This can be viewed as a truth table with four inputs and four outputs. For each of the 16 possible input values, the corresponding set of values of the outputs is shown. It can also be viewed as defining the contents of a 64-bit ROM consisting of 16 words of 4 bits each. The four inputs specify an address, and the four outputs specify the contents of the location specified by the address. Figure 11.18 shows how this memory could be implemented using a 4-to-16 decoder and four OR gates. As with the PLA, a regular organization is used, and the interconnections are made to reflect the desired result.
Adders
So far, we have seen how interconnected gates can be used to implement such functions as the routing of signals, decoding, and ROM. One essential area not yet addressed is that of arithmetic. In this brief overview, we will content ourselves with looking at the addition function.
Binary addition differs from Boolean algebra in that the result includes a carry
term. Thus,
PC connected to the output line. The select lines determine which value is loaded into the PC. Because the PC contains multiple bits, multiple multiplexers are used, one per bit. Figure 11.14 illustrates this for 16-bit addresses.
Decoders
A decoder is a combinational circuit with a number of output lines, only one of which is asserted at any time. Which output line is asserted depends on the pattern of input lines. In general, a decoder has n inputs and 2n outputs. Figure 11.15 shows a decoder with three inputs and eight outputs.
Decoders find many uses in digital computers. One example is address decoding. Suppose we wish to construct a 1K-byte memory using four 256 * 8-bit RAM chips. We want a single unified address space, which can be broken down as follows:
Address Chip
0000–00FF 0
0100–01FF 1
0200–02FF 2
0300–03FF 3
Each chip requires 8 address lines, and these are supplied by the lower-order 8 bits of the address. The higher-order 2 bits of the 10-bit address are used to select one of the four RAM chips. For this purpose, a 2-to-4 decoder is used whose output enables one of the four chips, as shown in Figure 11.16.
With an additional input line, a decoder can be used as a demultiplexer. The demultiplexer performs the inverse function of a multiplexer; it connects a single input to one of several outputs. This is shown in Figure 11.17. As before, n inputs are decoded to produce a single one of 2n outputs. All of the 2n output lines are ANDed with a data input line. Thus, the n inputs act as an address to select a particular output line, and the value on the data input line (0 or 1) is routed to that output line.
The configuration in Figure 11.17 can be viewed in another way. Change the label on the new line from Data Input to Enable. This allows for the control of the timing of the decoder. The decoded output appears only when the encoded input is present and the enable line has a value of 1.
Read-Only Memory
Combinational circuits are often referred to as “memoryless” circuits, because their output depends only on their current input and no history of prior inputs is retained.
However, there is one sort of memory that is implemented with combinational circuits, namely read-only memory (ROM).
Recall that a ROM is a memory unit that performs only the read operation. This implies that the binary information stored in a ROM is permanent and was created during the fabrication process. Thus, a given input to the ROM (address lines) always produces the same output (data lines). Because the outputs are a function only of the present inputs, the ROM is in fact a combinational circuit.
A ROM can be implemented with a decoder and a set of OR gates. As an example, consider Table 11.8. This can be viewed as a truth table with four inputs and four outputs. For each of the 16 possible input values, the corresponding set of values of the outputs is shown. It can also be viewed as defining the contents of a 64-bit ROM consisting of 16 words of 4 bits each. The four inputs specify an address, and the four outputs specify the contents of the location specified by the address. Figure 11.18 shows how this memory could be implemented using a 4-to-16 decoder and four OR gates. As with the PLA, a regular organization is used, and the interconnections are made to reflect the desired result.
Adders
So far, we have seen how interconnected gates can be used to implement such functions as the routing of signals, decoding, and ROM. One essential area not yet addressed is that of arithmetic. In this brief overview, we will content ourselves with looking at the addition function.
Binary addition differs from Boolean algebra in that the result includes a carry
term. Thus,
đang được dịch, vui lòng đợi..
Các ngôn ngữ khác
Hỗ trợ công cụ dịch thuật: Albania, Amharic, Anh, Armenia, Azerbaijan, Ba Lan, Ba Tư, Bantu, Basque, Belarus, Bengal, Bosnia, Bulgaria, Bồ Đào Nha, Catalan, Cebuano, Chichewa, Corsi, Creole (Haiti), Croatia, Do Thái, Estonia, Filipino, Frisia, Gael Scotland, Galicia, George, Gujarat, Hausa, Hawaii, Hindi, Hmong, Hungary, Hy Lạp, Hà Lan, Hà Lan (Nam Phi), Hàn, Iceland, Igbo, Ireland, Java, Kannada, Kazakh, Khmer, Kinyarwanda, Klingon, Kurd, Kyrgyz, Latinh, Latvia, Litva, Luxembourg, Lào, Macedonia, Malagasy, Malayalam, Malta, Maori, Marathi, Myanmar, Mã Lai, Mông Cổ, Na Uy, Nepal, Nga, Nhật, Odia (Oriya), Pashto, Pháp, Phát hiện ngôn ngữ, Phần Lan, Punjab, Quốc tế ngữ, Rumani, Samoa, Serbia, Sesotho, Shona, Sindhi, Sinhala, Slovak, Slovenia, Somali, Sunda, Swahili, Séc, Tajik, Tamil, Tatar, Telugu, Thái, Thổ Nhĩ Kỳ, Thụy Điển, Tiếng Indonesia, Tiếng Ý, Trung, Trung (Phồn thể), Turkmen, Tây Ban Nha, Ukraina, Urdu, Uyghur, Uzbek, Việt, Xứ Wales, Yiddish, Yoruba, Zulu, Đan Mạch, Đức, Ả Rập, dịch ngôn ngữ.
- 芭蕾
- Có thể là ngày hôm nay khi tôi được cấp
- 芭蕾舞
- Me also
- you are incredible
- A penguin’s leg is made up of four bones
- they sit on the park bench when the foun
- How did I fall in love with you
- Factors affecting the speed at which a p
- Our analysis suggests that the wide disp
- ho6m qua tôi đi đến trường
- they used a public relations agency to t
- seems
- you are so creative
- it can add,subtract,multiply,and divide
- sáu trăm linh sáu triệu một trăm nghìn đ
- i love you
- quand il sortit des ateliers où l'on ava
- the storm started while linda was drivin
- a mission is more grounded in present da
- outstanding
- This image shows a penguin’s legs bent a
- Honeyed korean red ginseng slices
- This image shows a penguin’s legs bent a
