1. Intel 802862. Intel family of mi

1. Intel 80286
2. Intel family of microprocessor, bus and memory sizes Microprocessor Data bus width Address bus width Memory size 8086 16 20 1M 80186 16 20 1M 80286 16 24 16M 80386 DX 32 32 4G 80486 32 32 4G Pentium 4 & core 2 64 40 1T
3. Salient features of 80286  80286 is the first member of the family of advanced microprocessors with memory management and protection abilities  The 80286 CPU, with its 24-bit address bus is able to address 16Mb of physical memory.  Available in 12.5Mhz, 10MHz & 8Mhz clock frequencies  Memory management , virtual memory management & protection abilities.
4.  Memory management is supported by a hardware unit called Memory management unit.  Intel’s 80286 is the first CPU to incorporate the Integrated memory management unit.  Function of memory management unit : 1. Ensure smooth execution of the program. 2. Protection.  SWAPPING IN :  From secondary memory to physical memory
5.  SWAPPING OUT : From physical memory to secondary memory 2. Important aspect of memory management is Data Protection or unauthorized access prevention. – Done with the help of segmented memory – Prevents overlapping of segments to avoid random result.
6. Operating Modes Intel 80286 has 2 operating modes. 1. Real address mode. 2. Protected Virtual address mode.  Real Address Mode :  80286 just as a fast 8086  All memory management and protection mechanisms are disabled  Protected Virtual Address Mode  80286 works with all of its memory management and protection capabilities with the advanced instruction set.
7. Clock frequencies 16 Mhz
8. Clock frequencies 10Mhz
9. Register organization of 80286 The 80286 CPU contains almost the same set of registers, as in 8086. 1. Eight 16-bit general purpose registers. 2. Four 16 bit segment registers. 3. Status and control register. 4. Instruction pointer.
10. Flag Registers
11.  The flag register bits D0,D2 , D4 ,D6 , D7 &D11 are modified according to the result of the execution of logical and arithmetic instruction. These are called Status Fag Bit.  D8 - Trap Flag (TF)  D9 - Interrupt Flag (IF)  D8 & D9 – are used to control machine operation and thus they are called Control flags.  IOPL – I/O privilege field (bit D12 and D13)  NT – Nested task flag (bit D14)
12.  PE - Protection enable Protection enable flag places the 80286 in protected mode, if set. This can only be cleared by resetting the CPU.  MP – Monitor processor extension flag allows WAIT instruction to generate a processor extension.  EM – Emulate processor extension flag, if set , causes a processor extension absent exception and permits the emulation of processor extension by CPU.  TS – Task switch  if set this flag indicates the next instruction using extension will generate exception 7, permitting the CPU to test whether the current processor extension is for current task.
13. Machine Status Word • Consist of four flags. These are – PE, MP, EM and TS • LMSW & SMSW instruction are available in the instruction set of 80286 to write and read the MSW in real address mode.
14. Internal Block Diagram of 80286
15. Functional Parts 1. Address unit 2. Bus unit 3. Instruction unit 4. Execution unit
16. 1. Address Unit – Calculate the physical addresses of the instruction and data that the CPU want to access – Address lines derived by this unit may be used to address different peripherals. – Physical address computed by the address unit is handed over to the BUS unit. 1. Bus Unit – Transmit the physical address over address bus A0 – A23. – Instruction Pipelining. – Prefetcher module in the bus unit performs this task of prefetching. – Bus controller controls the prefetcher module. – Fetched instructions are arranged in a 6 – byte prefetch queue. – Processor Extension Interface Module – Take care of communication b/w CPU and a coprocessor.
17. 3. Instruction Unit – Receive arranged instructions from 6 byte prefetch queue. – Instruction decoder decodes the instruction one by one and are latched onto a decoded instruction queue. – O/p of the decoding circuit drives a control circuit in the Execution unit. 4. Execution unit – Control unit is responsible for executing the instructions received from the decoded instruction queue. – Contains Register Bank. – ALU is the heart of execution unit. – After execution ALU sends the result either over data bus or back to the register bank.
18. Additional Instructions of Intel 80286 Sl no Instruction Purpose 1. CLTS Clear the task – switched bit 2. LDGT Load global descriptor table register 3. SGDT Store global descriptor table register 4. LIDT Load interrupt descriptor table register 5. SIDT Store interrupt descriptor table register 6. LLDT Load local descriptor table register 7. SLDT Store local descriptor table register 8. LMSW Load machine status register 9. SMSW Store machine status register
19. Sl no Instruction Purpose 10. LAR Load access rights 11. LSL Load segment limit 12. SAR Store access right 13. ARPL Adjust requested privilege level 14. VERR Verify a read access 15. VERW Verify a write access
20.  CLTS The clear task – switched flag instruction clears the TS (Task - switched) flag bit to a logic 0.  LAR The load access rights Instruction reads the segment descriptor and place a copy of the access rights byte into a 16 bit register.  LSL The load segment limit instruction Loads a user – specified register with the segment limit.
21.  VERR The verify for read access instruction verifies that a segment can de read.  VERW The verify for write access instruction is used to verify that a segment can be written.  ARPL The Adjust request privilege level instruction is used to test a selector so that the privilege level of the requested selector is not violated.

Kết quả (Việt) 1:

1. Intel 802862. Intel gia đình của bộ vi xử lý, xe buýt và bộ nhớ kích cỡ bộ vi xử lý dữ liệu xe buýt chiều rộng chiều rộng xe buýt địa chỉ bộ nhớ kích thước 8086 16 20 1M 80186 16 20 1M 80286 16 24 16 M 80386 thật DX 32 32 4 G 80486 32 32 4 G Pentium 4 & cốt lõi 2 64 40 1T3. các tính năng nổi bật của 80286  80286 là thành viên đầu tiên của gia đình của bộ vi xử lý tiên tiến với quản lý bộ nhớ và bảo vệ khả năng  The 80286 CPU, với xe buýt 24-bit địa chỉ của nó có khả năng để giải quyết 16Mb của bộ nhớ vật lý.  có sẵn trong 12,5 Mhz, 10 MHz & 8 Mhz đồng hồ tần số  quản lý bộ nhớ, khả năng quản lý và bảo vệ bộ nhớ ảo.4.  quản lý bộ nhớ được hỗ trợ bởi một đơn vị phần cứng được gọi là đơn vị quản lý bộ nhớ.  Intel 80286 là CPU đầu tiên để kết hợp các đơn vị quản lý tích hợp bộ nhớ.  hoạt động của đơn vị quản lý bộ nhớ: 1. đảm bảo thực hiện trơn của chương trình. 2. bảo vệ.  SWAPPING IN:  từ bộ nhớ thứ cấp để bộ nhớ vật lý5.  trao đổi ra: From bộ nhớ vật lý bộ nhớ thứ cấp 2. Các khía cạnh quan trọng của quản lý bộ nhớ là bảo vệ dữ liệu hoặc công tác phòng chống truy cập trái phép. -Thực hiện với sự giúp đỡ của bộ nhớ phân đoạn-ngăn ngừa sự chồng lấn của các phân đoạn để tránh kết quả ngẫu nhiên.6. hoạt động chế độ Intel 80286 có 2 chế độ hoạt động. 1. chế độ thực tế địa chỉ. 2. bảo vệ chế độ địa chỉ ảo.  Thực địa chỉ chế độ:  80286 cũng giống như một  nhanh 8086 tất cả bộ nhớ quản lý và bảo vệ cơ chế vô hiệu hóa  bảo vệ chế độ địa chỉ ảo  80286 làm việc với tất cả khả năng quản lý và bảo vệ các bộ nhớ với các thiết lập nâng cao hướng dẫn.7. đồng hồ tần số 16 Mhz8. đồng hồ tần số 10Mhz9. đăng ký tổ chức của 80286 The 80286 CPU có gần như cùng một bộ đăng ký, như trong 8086. 1. Tám 16-bit thông dụng đăng ký. 2. bốn 16 bit thanh ghi phân đoạn. 3. đăng ký trạng thái và kiểm soát. 4. hướng dẫn con trỏ.10. cờ đăng ký11.  cờ đăng ký bit D0, D2, D4, D6, tuyến đường D7 và D11 được sửa đổi theo kết quả của việc thực hiện hợp lý và số học giảng dạy. Chúng được gọi là tình trạng Fag Bit.  D8 - Trap cờ (TF)  D9 - làm gián đoạn cờ (nếu)  D8 & D9-được sử dụng để kiểm soát máy hoạt động và do đó họ được gọi là kiểm soát cờ.  IOPL-I/O đặc quyền lĩnh vực (bit D12 và D13)  NT-Nested nhiệm vụ cờ (bit D14)12.  PE - bảo vệ cho phép Protection kích hoạt Cờ đặt các 80286 trong chế độ bảo vệ, nếu thiết lập. Điều này chỉ có thể bị xóa bằng cách đặt lại CPU.  MP-màn hình xử lý phần mở rộng flag cho phép chờ đợi các hướng dẫn để tạo ra một phần mở rộng bộ vi xử lý.  EM-thi đua bộ vi xử lý mở rộng cờ, if đặt, gây ra một phần mở rộng bộ vi xử lý không có ngoại lệ và cho phép thi đua của bộ vi xử lý mở rộng bởi CPU.  TS-nhiệm vụ chuyển  nếu bộ cờ này cho thấy các chỉ dẫn tiếp theo bằng cách sử dụng tiện ích mở rộng sẽ tạo ra ngoại lệ 7, cho phép CPU để kiểm tra xem phần mở rộng bộ vi xử lý hiện tại là cho công việc hiện tại.13. máy tình trạng từ • có bốn lá cờ. Đây là-PE, MP, EM và TS • LMSW & SMSW hướng dẫn có sẵn trong tập lệnh của 80286 để viết và đọc MSW trong chế độ thực tế địa chỉ.14. sơ đồ khối nội bộ của 8028615. chức năng phần 1. Giải quyết 2 đơn vị. Xe buýt 3 đơn vị. Hướng dẫn các đơn vị 4. Đơn vị thực hiện16. 1. Address Unit – Calculate the physical addresses of the instruction and data that the CPU want to access – Address lines derived by this unit may be used to address different peripherals. – Physical address computed by the address unit is handed over to the BUS unit. 1. Bus Unit – Transmit the physical address over address bus A0 – A23. – Instruction Pipelining. – Prefetcher module in the bus unit performs this task of prefetching. – Bus controller controls the prefetcher module. – Fetched instructions are arranged in a 6 – byte prefetch queue. – Processor Extension Interface Module – Take care of communication b/w CPU and a coprocessor.17. 3. Instruction Unit – Receive arranged instructions from 6 byte prefetch queue. – Instruction decoder decodes the instruction one by one and are latched onto a decoded instruction queue. – O/p of the decoding circuit drives a control circuit in the Execution unit. 4. Execution unit – Control unit is responsible for executing the instructions received from the decoded instruction queue. – Contains Register Bank. – ALU is the heart of execution unit. – After execution ALU sends the result either over data bus or back to the register bank.18. Additional Instructions of Intel 80286 Sl no Instruction Purpose 1. CLTS Clear the task – switched bit 2. LDGT Load global descriptor table register 3. SGDT Store global descriptor table register 4. LIDT Load interrupt descriptor table register 5. SIDT Store interrupt descriptor table register 6. LLDT Load local descriptor table register 7. SLDT Store local descriptor table register 8. LMSW Load machine status register 9. SMSW Store machine status register19. Sl no Instruction Purpose 10. LAR Load access rights 11. LSL Load segment limit 12. SAR Store access right 13. ARPL Adjust requested privilege level 14. VERR Verify a read access 15. VERW Verify a write access20.  CLTS The clear task – switched flag instruction clears the TS (Task - switched) flag bit to a logic 0.  LAR The load access rights Instruction reads the segment descriptor and place a copy of the access rights byte into a 16 bit register.  LSL The load segment limit instruction Loads a user – specified register with the segment limit.21.  VERR The verify for read access instruction verifies that a segment can de read.  VERW The verify for write access instruction is used to verify that a segment can be written.  ARPL The Adjust request privilege level instruction is used to test a selector so that the privilege level of the requested selector is not violated.

Kết quả (Việt) 2:

1. Intel 80286
2. Intel gia đình của bộ vi xử lý, xe buýt và nhớ kích thước kích thước vi xử lý dữ liệu xe buýt chiều rộng Địa chỉ xe buýt chiều rộng Memory 8086 16 20 16 20 80.186 1M 1M 80286 16 24 16M 80386 DX 32 32 4G 80486 32 32 4G Pentium 4 & core 2 64 40 1T
3. Tính năng nổi bật của 80286  80286 là thành viên đầu tiên trong gia đình của bộ vi xử lý tiên tiến với quản lý bộ nhớ và khả năng bảo vệ  Các CPU 80286, với bus địa chỉ 24-bit của nó là có thể giải quyết 16Mb bộ nhớ vật lý.  Có sẵn trong 12.5Mhz, 10MHz & 8Mhz tần số đồng hồ  Quản lý bộ nhớ, khả năng quản lý và bảo vệ bộ nhớ ảo.
4.  Quản lý bộ nhớ được hỗ trợ bởi một đơn vị phần cứng đơn vị được gọi là quản lý bộ nhớ.  80286 của Intel là CPU đầu tiên để kết hợp các đơn vị quản lý bộ nhớ tích hợp.  Chức năng của đơn vị quản lý bộ nhớ: 1. Đảm bảo thực hiện trơn tru của các chương trình. 2. Bảo vệ.  trao đổi trong:  Từ bộ nhớ thứ cấp cho bộ nhớ vật lý
5.  trao đổi ra: From bộ nhớ vật lý bộ nhớ thứ cấp 2. khía cạnh quan trọng của quản lý bộ nhớ là Bảo vệ dữ liệu hoặc phòng ngừa truy cập trái phép. - Thực hiện với sự giúp đỡ của bộ nhớ phân đoạn -. Ngăn chặn sự chồng chéo của các phân đoạn để tránh kết quả ngẫu nhiên
6. Operating Modes Intel 80286 có 2 chế độ hoạt động. 1. Bất chế độ địa chỉ. 2. Được bảo vệ chế độ địa chỉ ảo.  Bất Chế độ Địa chỉ:  80286 chỉ là một nhanh 8086  Tất cả các cơ chế quản lý và bảo vệ bộ nhớ bị vô hiệu hóa  Protected ảo Địa chỉ Chế độ  80.286 tác phẩm với tất cả các quản lý và bảo vệ bộ nhớ khả năng của mình với bộ lệnh nâng cao.
7. Đồng hồ tần số 16 Mhz
8. Đồng hồ tần số 10MHz
9. Đăng ký tổ chức của 80286 80286 Các CPU có chứa hầu như cùng một tập các thanh ghi, như trong 8086 1. Tám 16-bit thanh ghi mục đích chung. 2. Bốn phân đoạn 16 bit thanh ghi. 3. Tình hình và kiểm soát đăng ký. 4. Hướng dẫn trỏ.
10. Cờ Thanh ghi
11.  Các bit cờ đăng ký D0, D2, D4, D6, D7 và D11 được điều chỉnh theo kết quả của việc thực hiện các hướng dẫn logic và số học. Chúng được gọi là Status FAG Bit.  D8 - Trap Flag (TF)  D9 - Interrupt Flag (IF)  D8 & D9 - được sử dụng để kiểm soát hoạt động máy và do đó chúng được gọi là cờ Control.  IOPL - I / O lĩnh vực đặc quyền (bit D12 và D13)  NT - Nested nhiệm vụ cờ (bit D14)
12.  PE - Bảo vệ cho phép Protection phép nơi cờ 80.286 trong chế độ bảo vệ, nếu thiết lập. Điều này chỉ có thể được xóa bằng cách đặt lại CPU.  MP - Màn hình mở rộng xử lý flag cho phép hướng dẫn WAIT để tạo ra một phần mở rộng bộ xử lý.  EM - Mô phỏng mở rộng cờ xử lý, if bộ, nguyên nhân một phần mở rộng bộ xử lý ngoại lệ vắng mặt và cho phép thi đua khuyến xử lý bởi CPU.  TS - chuyển đổi công tác  nếu đặt cờ này chỉ lệnh kế tiếp sử dụng phần mở rộng sẽ tạo ra ngoại lệ 7, cho phép các CPU kiểm tra phần mở rộng bộ vi xử lý hiện nay là cho công việc hiện tại.
13. Máy Status Word • Gồm bốn cờ. Đây là những - PE, MP, EM và TS • LMSW & hướng dẫn SMSW có sẵn trong tập lệnh của 80286 để viết và đọc các MSW ở chế độ địa chỉ thực.
14. Nội bộ Block Diagram của 80286
15. Các bộ phận chức năng 1. Địa chỉ đơn vị 2. Bus đơn vị 3. Hướng dẫn đơn vị 4. Thực hiện đơn vị
16. 1. Địa chỉ Unit - Tính toán các địa chỉ vật lý của các hướng dẫn và dữ liệu mà CPU muốn truy cập - dòng Địa chỉ nguồn gốc của đơn vị này có thể được sử dụng để giải quyết các thiết bị ngoại vi khác nhau. - Địa chỉ vật lý tính toán bởi các đơn vị địa chỉ được bàn giao cho các đơn vị xe buýt. 1. Bus Unit - Truyền địa chỉ vật lý trên A0 bus địa chỉ - A23. - Hướng dẫn Pipelining. - Prefetcher module trong các đơn vị xe buýt thực hiện nhiệm vụ này nạp trước. - Điều khiển bus điều khiển mô-đun nạp trước. - Đã lấy được hướng dẫn được sắp xếp trong một 6 - prefetch đợi byte. - Bộ vi xử lý Extension Interface Module - Hãy chăm sóc giao tiếp b / w CPU và một coprocessor.
17. 3. Hướng dẫn Unit - Nhận hướng dẫn bố trí từ 6 byte prefetch hàng đợi. - Hướng dẫn giải mã giải mã những hướng dẫn từng người một và đang bám vào một hàng đợi lệnh được giải mã. - O / p của mạch giải mã ổ đĩa một mạch điều khiển trong các đơn vị thi công. 4. Thực hiện đơn vị - Đơn vị điều khiển chịu trách nhiệm thực hiện các hướng dẫn nhận được từ hàng đợi lệnh được giải mã. - Có ký Ngân hàng. - ALU là trung tâm của đơn vị thực hiện. - Sau khi thực hiện ALU sẽ gửi kết quả hoặc trên xe buýt dữ liệu hoặc quay trở lại ngân hàng đăng ký.
18. Hướng dẫn bổ sung của Intel 80286 Sl không Instruction Mục đích 1. CLTS rõ ràng nhiệm vụ - chuyển bit 2. LDGT Tải bảng mô tả toàn cầu đăng ký 3. SGDT cửa hàng mô tả toàn cầu bảng đăng ký 4. LIDT bảng tải gián đoạn mô tả đăng ký 5. SIDT bảng Store gián đoạn mô tả đăng ký 6. LLDT tải mô tả địa bàn đăng ký 7. SLDT cửa hàng địa phương mô tả bảng đăng ký 8. LMSW máy tải ghi trạng thái 9. SMSW tình trạng máy cửa hàng đăng ký
19. Sl có Chỉ thị 10 Mục đích LAR quyền truy cập tải 11. LSL giới hạn tải trọng phân khúc 12. SAR hàng truy cập ngay 13. ARPL Điều chỉnh yêu cầu đặc quyền cấp 14. verr Xác minh đọc truy cập 15. VERW Xác minh quyền truy cập ghi
20.  CLTS The nhiệm vụ rõ ràng - chuyển sang giảng dạy cờ xóa TS (Task - chuyển) bit flag cho một logic 0.  LAR The quyền truy cập tải Hướng dẫn đọc các mô tả phân đoạn và đặt một bản sao của các truy cập quyền byte vào một chút 16 ghi danh.  LSL The hướng dẫn giới hạn phân khúc tải Nạp một người sử dụng - quy định đăng ký với các giới hạn phân khúc.
21.  verr The xác minh để được hướng dẫn truy cập đọc thẩm tra có một phân khúc có thể de đọc.  VERW The xác minh để được hướng dẫn ghi truy cập được sử dụng để xác minh rằng một phân khúc có thể được viết.  ARPL The Điều chỉnh yêu cầu hướng dẫn cấp đặc quyền được sử dụng để thử nghiệm một selector để các cấp đặc quyền của bộ chọn được yêu cầu không được vi phạm.