In February 1990, IBM introduced RS

In February 1990, IBM introduced RS/6000 microprocessor based on POWER architecture with UNIX operating system. PowerPC was second generation POWER architecture. It has Reduced Instruction Set Computer (RISC) architecture. RISC architecture tries to keep the processor as busy as possible. Salient features of RISC architecture are -

Fixed length instructions (4 byte instructions). This allows single decoding mechanism
Mostly single cycle instruction execution
Less number of instructions
PowerPC was created in 1991 by Apple-IBM-Motorola alliance. Originally intended for personal computers , PowerPC CPUs have since become popular embedded and high-performance processors as well. It is largely based and compatible with POWER microprocessor. Design features of PowerPC are as follows -

Broad range implementation
Simple processor design
Superscalar architecture
Multiprocessor features
64-bit architecture
Support for operation in both big-endian and little-endian mode. PowerPC can switch from one mode to another at run time.
Separate set of floating point instructions for
Separate set of Floating Point Registers (FPRs) for floating-point instructions
Motorola PowerPC 601 was the first PowerPC. Few of its features were -

64-bit microprocessor
32-bit address lines
Can handle integer data of 8, 16 and 32 bits
RISC architecture with 4 byte instruction length
PC 601 has virtual memory addressing of 4 penta byte.

Apart from the changes to the instruction set, the most significant changes in PowerPC were in the memory model and the memory management definition. In the POWER Architecture, the processor did not maintain data memory consistent with either I/O accesses or instruction fetches. Software had to manage memory consistency for both these areas. Before copying an area of memory to disk, software had to ensure that any modified copies of the memory area that were in the data cache had been written to main memory. Before starting a read from disk, software had to ensure that the data cache did not contain a copy of any part of the memory area, and software had to invalidate any copy of the memory area in the instruction cache before restarting the program that requested the operation. POWER processors always accessed main memory through the caches.

PowerPC memory model, however, provides greater flexibility. It implements processor-enforced data memory consistency, relieving software of the responsibility for the consistency of memory with respect to I/O operations. The model allows speculative access to any page unless it has an attribute indicating that it contains I/O or it exhibits other volatile characteristics. It also makes it possible to map I/O into the main memory space.

As in the POWER memory model, the PowerPC memory model requires software to maintain instruction memory consistent with data memory. Programs that modify or generate instructions must ensure that cached copies of a memory area containing the new instructions are consistent with the main memory before attempting to execute those instructions.


Fig 36.1 Branch Processing Unit of PowerPC
The Branch Processing Unit (BPU) looks at lower four instructions in instruction queue to bring the branch instruction in advance. The jump instruction is analyzed and the next instruction is brought and executed till the write-back stage. With this the branch takes single cycle. A branch instruction has a Jump Prediction Bit associated with which tells whether there is likelihood of jump or not. In case a jump is predicted new instructions may be brought in for the entire instruction queue. Later, if the prediction comes out to be true then the execution continues normally and we have considerable amount of performance gain. However, if branch prediction turns out to be false then we have something called Branch Folding. In branch folding all instructions executed after the prediction are discarded and the execution resumes just after branch instruction. We have loss of instruction cycles in this case.

The PowerPC Architecture permits a range of implementations from low-cost controllers through high-performance processors. It allows the implementation of processors targeted for desktop and notebook systems, yet it contains features to support the efficient implementation of processors for use in a range of multiprocessor systems.

Kết quả (Việt) 1:

Tháng 2 năm 1990, IBM giới thiệu bộ vi xử lý RS/6000 dựa trên kiến trúc quyền lực với hệ điều hành UNIX. PowerPC là kiến trúc quyền lực thế hệ thứ hai. Đô thị này có kiến trúc giảm chỉ dẫn thiết lập máy tính (RISC). Kiến trúc RISC cố gắng giữ cho bộ vi xử lý là bận rộn nhất có thể. Các tính năng nổi bật của kiến trúc RISC-Cố định chiều dài các hướng dẫn (4 byte hướng dẫn). Điều này cho phép một cơ chế giải mãChủ yếu là đơn chu kỳ thực hiện hướng dẫnÍt hơn số lượng hướng dẫnPowerPC được thành lập vào năm 1991 bởi Apple-IBM-Motorola liên minh. Ban đầu dự định cho máy tính cá nhân, PowerPC CPU có kể từ khi trở thành phổ biến xử lý nhúng và hiệu suất cao là tốt. Nó là chủ yếu dựa trên và tương thích với bộ vi xử lý năng lượng. Đặc tính thiết kế của kiến trúc PowerPC như sau-Loạt thực hiệnThiết kế bộ vi xử lý đơn giảnKiến trúc superscalarSự tính năng64-bit kiến trúcHỗ trợ cho các hoạt động trong chế độ về cuối lớn lẫn về cuối nhỏ. PowerPC có thể chuyển đổi từ một chế độ khác tại thời gian chạy.Các thiết lập riêng biệt của nổi điểm hướng dẫn choThiết lập riêng biệt của nổi điểm đăng ký (FPRs) cho floating-point hướng dẫnMotorola PowerPC 601 là PowerPC đầu tiên. Vài trong số các tính năng-vi xử lý 64-bit32-bit địa chỉ đườngCó thể xử lý số nguyên dữ liệu 8, 16 và 32 bitKiến trúc RISC với 4 byte hướng dẫn chiều dàiPC 601 có bộ nhớ ảo địa chỉ / 4 penta byte. Ngoài những thay đổi để tập lệnh, những thay đổi quan trọng nhất trong kiến trúc PowerPC đã trong các mô hình bộ nhớ và định nghĩa quản lý bộ nhớ. Kiến trúc điện, bộ vi xử lý đã không duy trì fetches dữ liệu bộ nhớ phù hợp với đường dẫn truy cập I/O hoặc hướng dẫn. Phần mềm phải quản lý bộ nhớ nhất quán cho các khu vực này. Trước khi sao chép này có diện tích bộ nhớ vào đĩa, phần mềm đã có để đảm bảo rằng bất kỳ sửa đổi bản sao của vùng bộ nhớ được trong bộ nhớ cache dữ liệu đã được ghi vào bộ nhớ chính. Trước khi bắt đầu đọc từ đĩa, phần mềm đã có để đảm bảo rằng bộ nhớ cache dữ liệu không chứa một bản sao của bất kỳ phần nào của vùng bộ nhớ, và phần mềm đã làm mất hiệu lực bất kỳ bản sao của tích bộ nhớ, bộ nhớ cache hướng dẫn trước khi khởi động lại chương trình yêu cầu hoạt động. Bộ xử lý điện luôn luôn truy cập bộ nhớ chính thông qua các lưu trữ.Các mô hình bộ nhớ PowerPC, Tuy nhiên, cung cấp sự linh hoạt hơn. Nó thực hiện thi hành xử lý dữ liệu bộ nhớ tính nhất quán, làm giảm các phần mềm của trách nhiệm cho sự thống nhất của bộ nhớ đối với I/O hoạt động. Các mô hình cho phép suy đoán quyền truy cập vào bất kỳ trang nào trừ khi nó có một thuộc tính chỉ ra rằng nó có chứa I/O hoặc nó thể hiện đặc tính dễ bay hơi khác. Nó cũng làm cho nó có thể để ánh xạ I/O vào không gian bộ nhớ chính.Như trong các mô hình bộ nhớ POWER, các mô hình bộ nhớ PowerPC đòi hỏi phần mềm để duy trì hướng dẫn bộ nhớ phù hợp với bộ nhớ dữ liệu. Chương trình chỉnh sửa hoặc tạo ra hướng dẫn phải đảm bảo rằng các bản sao lưu trữ của một khu vực bộ nhớ có chứa các hướng dẫn mới có phù hợp với bộ nhớ chính trước khi cố gắng để thực hiện những.Hình 36.1 chi nhánh đơn vị xử lý PowerPCChi nhánh xử lý đơn vị (BPU) nhìn thấp hơn 4 hướng dẫn trong hàng đợi chỉ dẫn để mang lại các chi nhánh chỉ dẫn trước. Hướng dẫn nhảy được phân tích và các chỉ dẫn tiếp theo đưa ra và thực hiện cho đến giai đoạn ghi lại. Với điều này các chi nhánh mất đơn chu kỳ. Một hướng dẫn chi nhánh có một chút dự đoán nhảy liên kết với mà nói cho dù có là khả năng nhảy hay không. Trong trường hợp một bước nhảy được dự đoán hướng dẫn mới có thể được đưa vào cho một hướng dẫn toàn bộ hàng. Sau đó, nếu dự báo đi ra là đúng sau đó tiếp tục thực hiện thông thường và chúng tôi có số lượng đáng kể của hiệu suất đạt được. Tuy nhiên, nếu dự báo chi nhánh hóa ra là sai lầm sau đó chúng tôi có một cái gì đó gọi là chi nhánh gấp. Tại chi nhánh gấp tất cả các hướng dẫn thực hiện sau khi dự báo được bỏ đi và thực hiện hồ sơ ngay sau chi nhánh hướng dẫn. Chúng tôi đã mất của chu kỳ giảng dạy trong trường hợp này.Kiến trúc PowerPC cho phép một loạt các hiện thực từ bộ điều khiển rẻ thông qua bộ vi xử lý hiệu năng cao. Nó cho phép thực hiện các bộ vi xử lý nhắm mục tiêu cho máy tính để bàn và máy tính xách tay hệ thống, nhưng nó chứa các tính năng để hỗ trợ việc thực hiện hiệu quả của bộ vi xử lý để sử dụng trong một loạt các sự hệ thống.

Kết quả (Việt) 2:

Vào tháng Hai năm 1990, IBM giới thiệu RS / 6000 bộ vi xử lý dựa trên kiến trúc Power với hệ điều hành UNIX. PowerPC là kiến trúc Power thế hệ thứ hai. Nó đã Reduced Instruction Set Computer (RISC) kiến trúc. Kiến trúc RISC cố gắng để giữ cho các bộ xử lý bận rộn như có thể. Tính năng nổi bật của kiến trúc RISC là - hướng dẫn chiều dài cố định (4 hướng dẫn byte). Điều này cho phép cơ chế giải mã duy nhất Chủ yếu là duy nhất hướng dẫn thực hiện chu kỳ Less số hướng dẫn PowerPC đã được tạo ra vào năm 1991 bởi Apple-IBM-Motorola liên minh. Nguyên dành cho máy tính cá nhân, CPU PowerPC đã trở nên phổ biến nhúng và bộ vi xử lý hiệu suất cao là tốt. Nó được dựa chủ yếu và tương thích với bộ vi xử lý Power. Đặc điểm thiết kế của PowerPC như sau - thực hiện Rộng phạm vi thiết kế bộ xử lý đơn giản kiến trúc siêu vô Multiprocessor tính năng 64-bit kiến trúc Hỗ trợ cho các hoạt động ở cả hai chế độ lớn về cuối nhỏ và ít về cuối. PowerPC có thể chuyển đổi từ một chế độ khác trong thời gian chạy. Thiết lập riêng của nổi hướng dẫn điểm cho tập riêng biệt của Floating Point Registers (FPRs) để được hướng dẫn điểm nổi Motorola PowerPC 601 được PowerPC đầu tiên. Vài tính năng của nó là - 64-bit vi xử lý dòng địa chỉ 32-bit có thể xử lý dữ liệu số nguyên của 8, 16 và 32 bit RISC kiến trúc với 4 byte chiều dài hướng dẫn PC 601 có bộ nhớ ảo giải quyết các byte 4 penta. Ngoài những thay đổi về hướng dẫn cài đặt, các thay đổi đáng kể nhất trong PowerPC là trong mô hình bộ nhớ và các định nghĩa quản lý bộ nhớ. Trong Kiến trúc POWER, bộ vi xử lý đã không duy trì bộ nhớ dữ liệu phù hợp với một trong hai I / O truy cập hoặc hướng dẫn nạp. Phần mềm có để quản lý thống nhất bộ nhớ cho cả hai lĩnh vực này. Trước khi sao chép một khu vực bộ nhớ vào đĩa, phần mềm phải đảm bảo rằng bất kỳ bản sửa đổi của các khu vực bộ nhớ được trong bộ nhớ cache dữ liệu đã được ghi vào bộ nhớ chính. Trước khi bắt đầu đọc từ đĩa, phần mềm phải đảm bảo rằng bộ nhớ cache dữ liệu không chứa một bản sao của bất kỳ một phần của vùng nhớ, và phần mềm đã phải vô hiệu bất kỳ bản sao của vùng nhớ trong bộ nhớ cache hướng dẫn trước khi khởi động lại chương trình yêu cầu hoạt động. Bộ vi xử lý Power luôn luôn truy cập bộ nhớ chính thông qua các cache. Mô hình bộ nhớ PowerPC, tuy nhiên, cung cấp sự linh hoạt hơn. Nó thực hiện nhất quán dữ liệu bộ nhớ xử lý được thực thi, làm giảm các phần mềm của các trách nhiệm về tính thống nhất của bộ nhớ đối với hoạt động I / O với. Mô hình này cho phép truy cập đầu cơ vào bất kỳ trang trừ khi nó có một thuộc tính chỉ ra rằng nó có chứa I / O hoặc nó thể hiện đặc tính dễ bay hơi khác. Nó cũng làm cho nó có thể để ánh xạ I / O vào không gian bộ nhớ chính. Như trong mô hình bộ nhớ POWER, mô hình bộ nhớ PowerPC đòi hỏi phần mềm để duy trì bộ nhớ hướng dẫn phù hợp với bộ nhớ dữ liệu. Chương trình thay đổi hoặc tạo ra các hướng dẫn phải đảm bảo rằng các bản sao cache của một vùng nhớ chứa các hướng dẫn mới phù hợp với bộ nhớ chính trước khi cố gắng thực hiện những hướng dẫn. Hình 36.1 Chi nhánh Processing Unit của PowerPC Chi nhánh Processing Unit (BPU) nhìn dưới bốn hướng dẫn xếp hàng để mang lại những chỉ dẫn chi nhánh trước. Các lệnh nhảy được phân tích và các hướng dẫn tiếp theo được mang đến và thực hiện cho đến giai đoạn ghi lại. Với các chi nhánh có chu trình đơn. Một hướng dẫn chi nhánh có một Bit Jump Dự đoán kết hợp với mà nói liệu có khả năng nhảy hay không. Trong trường hợp một bước nhảy được dự đoán là hướng dẫn mới có thể được đưa ra cho toàn bộ hàng đợi lệnh. Sau đó, nếu dự đoán đi ra được đúng thì thực hiện tiếp tục bình thường và chúng tôi có số lượng đáng kể hiệu suất đạt được. Tuy nhiên, nếu dự đoán chi nhánh hóa ra là sai thì chúng tôi có một cái gì đó gọi là Chi nhánh Folding. Trong chi nhánh gấp tất cả các hướng dẫn thực hiện sau khi dự đoán được loại bỏ và thực hiện lại tiếp tục ngay sau khi lệnh rẽ nhánh. Chúng tôi có mất mát của chu kỳ chỉ dẫn trong trường hợp này. Các PowerPC Kiến trúc cho phép một loạt các triển khai từ bộ điều khiển chi phí thấp thông qua bộ vi xử lý hiệu suất cao. Nó cho phép thực hiện các bộ vi xử lý có mục tiêu cho các hệ thống máy tính để bàn và máy tính xách tay, nhưng nó chứa các tính năng để hỗ trợ việc thực hiện hiệu quả của bộ vi xử lý để sử dụng trong một loạt các hệ thống đa xử.