The L1 data cache is controlled by

The L1 data cache is controlled by two bits in one of the control registers, labeled the CD (cache disable) and NW (not write-through) bits (Table 4.5). There are also two Pentium 4 instructions that can be used to control the data cache: INVD invalidates (flushes) the internal cache memory and signals the external cache (if any) to invalidate. WBINVD writes back and invalidates internal cache and then writes back and invalidates external cache.

Kết quả (Việt) 1:

Bộ nhớ cache dữ liệu L1 được kiểm soát bởi hai bit trong một thanh ghi điều khiển, có nhãn CD (vô hiệu hóa bộ nhớ cache) và NW (không viết-thông qua) bit (bảng 4,5). Còn có hai hướng dẫn Pentium 4 có thể được sử dụng để kiểm soát dữ liệu bộ nhớ cache: INVD invalidates (bừng mặt) nội bộ nhớ cache và các tín hiệu bên ngoài bộ nhớ cache (nếu có) để làm mất hiệu lực. WBINVD viết lại và invalidates bộ nhớ cache nội bộ và sau đó viết lại và invalidates bên ngoài bộ nhớ cache.

Kết quả (Việt) 2:

Các dữ liệu bộ nhớ cache L1 được điều khiển bởi hai bit trong một trong các thanh ghi điều khiển, có nhãn đĩa CD (cache vô hiệu hóa) và NW (không ghi-through) (Bảng 4.5). Ngoài ra còn có hai Pentium 4 hướng dẫn có thể được sử dụng để kiểm soát bộ nhớ cache dữ liệu: làm mất hiệu lực INVD (flush) bộ nhớ cache nội bộ và báo hiệu bộ nhớ cache bên ngoài (nếu có) để làm mất hiệu lực. WBINVD viết lại và làm mất hiệu lực bộ nhớ cache nội bộ và sau đó viết lại và làm mất hiệu lực bộ nhớ cache bên ngoài.