This device contains four independe

This device contains four independent gates each of which performs a non-inverting buffer function. The outputs have the 3-STATE feature. When enabled, the outputs exhibit the low impedance characteristics of a standard LS output with additional drive capability to permit the driving of bus lines without external resistors. When disabled, both the output transistors are turned off presenting a high-impedance state to the bus line. Thus the output will act neither as a significant load nor as a driver. To minimize the possibility that two outputs will attempt to take a common bus to opposite logic levels, the disable time is shorter than the enable time of the outputs.

Kết quả (Việt) 1:

Thiết bị này có bốn cửa độc lập, mỗi trong số đó thực hiện một chức năng bộ đệm không đảo ngược. Kết quả đầu ra có tính năng 3-nhà nước. Khi kích hoạt, kết quả đầu ra triển lãm đặc điểm thấp trở kháng đầu ra LS tiêu chuẩn với khả năng lái xe bổ sung giấy phép lái xe của tuyến xe buýt mà không có bên ngoài điện trở. Khi tắt, cả hai đầu ra transistor đã bị tắt trình bày một trạng thái cao, trở kháng dòng xe buýt. Do đó sản lượng sẽ hành động như là một tải trọng đáng kể cũng như một trình điều khiển. Để giảm thiểu khả năng hai kết quả đầu ra sẽ cố gắng để đi xe buýt phổ biến đến mức logic đối diện, thời gian tắt là ngắn hơn so với thời điểm kích hoạt kết quả đầu ra.

Kết quả (Việt) 2:

Thiết bị này có bốn cửa độc lập mỗi trong số đó thực hiện một chức năng đệm không đảo. Các kết quả đầu ra có tính năng 3-NHÀ NƯỚC. Khi được kích hoạt, các kết quả đầu ra triển lãm đặc điểm trở kháng thấp của một LS đầu ra tiêu chuẩn với khả năng lái xe bổ sung cho phép các lái xe của các tuyến xe buýt mà không có điện trở bên ngoài. Khi tắt, cả các bóng bán dẫn đầu ra được tắt trình bày một trạng thái trở kháng cao cho dòng xe buýt. Do đó, sản lượng sẽ hành động không phải như là một tải trọng cũng không phải là một người lái xe. Để giảm thiểu khả năng rằng hai kết quả đầu ra sẽ cố gắng để có một xe buýt thông thường đến mức logic ngược lại, thời gian vô hiệu hóa ngắn hơn cho phép thời gian của các kết quả đầu ra.