Designed to run at triple clock rat

Designed to run at triple clock rate (not quadruple as often believed; the DX3, which was meant to run at 2.5× the clock speed, was never released). DX4 models that featured write-back cache were identified by an "&EW" laser etched into their top surface, while the write-through models were identified by "&E".

Kết quả (Việt) 1:

Được thiết kế để chạy ba đồng hồ tốc độ (không bốn thường xuyên tin; DX3, mà có nghĩa là để chạy 2,5 × tốc độ đồng hồ, không bao giờ được phát hành). Mô hình DX4 năng ghi lại bộ nhớ cache đã được xác định bởi một "& EW" laser khắc vào bề mặt hàng đầu của họ, trong khi ghi thông qua mô hình đã được xác định bởi "& E".

Kết quả (Việt) 2:

Được thiết kế để chạy ở tốc độ xung nhịp ba (không phải tăng gấp bốn lần như thường tin; các DX3, mà có nghĩa là để chạy ở 2,5 × tốc độ đồng hồ, không bao giờ được phát hành). mô hình DX4 rằng tính năng bộ nhớ cache ghi lại được xác định bởi một laser "& EW" khắc vào bề mặt hàng đầu của họ, trong khi các mô hình ghi qua được xác định bởi "& E".