– invalid state: the T bit of the E

– invalid state: the T bit of the EPSR(Execution Program Status Register) allows us to distinguish, in the general ARM architectures, the switch from ARM mode to Thumb mode. As Cortex-M3 only supports Thumb mode, any attempt to switch to ARM mode is sanctioned by this fault, with bit 1 (INVSTATE) being activated. This problem can happen accidentally by forcing the value of PC with an even value (so the least significant bit (LSB) is at 0), during a jump or procedure return (BXLR) for example. Indeed, in coding jump instructions (see section 5.6) when theLSB is at 0, the processor as well as the branch must switch to ARM mode, which is impossible forCortex-M3;

Kết quả (Việt) 1:

-trạng thái không hợp lệ: chút T EPSR (thực hiện chương trình tình trạng đăng ký) cho phép chúng tôi để phân biệt, trong kiến trúc ARM nói chung, việc chuyển đổi từ chế độ cánh tay đến ngón tay cái chế độ. Như Cortex-M3 chỉ hỗ trợ chế độ ngón tay cái, bất kỳ nỗ lực để chuyển sang chế độ cánh tay bị xử phạt do lỗi này, với chút 1 (INVSTATE) được kích hoạt. Vấn đề này có thể xảy ra vô tình bằng cách buộc giá trị của máy tính với một giá trị ngay cả (như vậy chút ít quan trọng (LSB) là 0), trong một nhảy hoặc thủ tục quay (BXLR) ví dụ. Thật vậy, trong mã hóa nhảy hướng dẫn (xem phần 5,6) khi theLSB là 0, bộ vi xử lý cũng như các chi nhánh phải chuyển sang chế độ cánh tay, đó là không thể forCortex-M3;

Kết quả (Việt) 2:

- Trạng thái không hợp lệ: các bit T của (Status Chương trình Thực hiện ký) EPSR cho phép chúng ta phân biệt, trong kiến ​​trúc ARM nói chung, việc chuyển đổi từ chế độ ARM sang chế độ Thumb. Như Cortex-M3 chỉ hỗ trợ chế độ Thumb, bất kỳ nỗ lực để chuyển sang chế độ ARM đang bị xử phạt bởi lỗi này, với bit 1 (INVSTATE) được kích hoạt. Vấn đề này có thể xảy ra vô tình bằng cách buộc các giá trị của máy tính với một thậm chí giá trị (do đó các bit quan trọng nhất (LSB) là 0), trong một bước nhảy hay thủ tục trở lại (BXLR) ví dụ. Thật vậy, trong mã hóa hướng dẫn nhảy (xem phần 5.6) khi theLSB là 0, bộ vi xử lý cũng như các chi nhánh phải chuyển sang chế độ ARM, đó là không thể forCortex-M3;