Most PCs are held back not by the s

Most PCs are held back not by the speed of their main processor, but by the time it takes to move data in and out of memory. One of the most important techniques for getting around this bottleneck is the memory cache.
The idea is to use a small number of very fast memory chips as a buffer or cache between main memory and the processor. Whenever the processor needs to read data it looks in this cache area first. If it finds the data in the cache then this counts as a 'cache hit' and the processor need not go through the more laborious process of reading data from the main memory. Only if the data is not in the cache does it need to access main memory, but in the process it copies whatever it finds into the cache so that it is there ready for the next time it is needed. The whole process is controlled by a group of logic circuits called the cache controller.
One of the cache controller's main jobs is to look after 'cache coherency' which means ensuring that any changes written to main memory are reflected within the cache and vice versa. There are several techniques for achieving this, the most obvious being for the processor to write directly to both the cache and main memory at the same time. This is known as a 'write-through' cache and is the safest solution, but also the slowest.
The main alternative is the 'write-back' cache which allows the processor to write changes only to the cache and not to main memory. Cache entries that have changed are flagged as 'dirty' telling the cache controller to write their contents back to main memory before using the space to cache new data. A write-back cache speeds up the write process, but does require a more intelligent cache controller.
Most cache controllers move a 'line' of data rather than just a single item each time they need to transfer data between main memory and the cache. This tends to improve the chance of a cache hit as most programs spend their time stepping through instructions stored sequentially in memory, rather than jumping about from one area to another. The amount of data transferred each time is known as the 'line size'.

Kết quả (Ukraina) 1:

Більшість комп'ютерів проводяться назад не швидкості їх основні процесора, а час, необхідний для переміщення даних у пам'яті. Одним з найважливіших методів для пересування по цій вузьким місцем є пам'ять кешу.Ідея полягає у використанні невелика кількість дуже швидко пам'яті чипів як буфер або кеш між оперативної пам'яті і процесора. Кожного разу, коли процесор має дозвіл на читання даних схоже в цій галузі кеш вперше. Якщо він знаходить дані в кеші тоді це вважається «кеші» і процесор не потрібно пройти через більш трудомісткий процес читання даних з оперативної пам'яті. Тільки якщо дані не в кеш-пам'яті чи потрібен доступ до оперативної пам'яті, але в процесі бібліотека копіює все, що знаходить в кеші так, щоб він там готові до наступного разу це необхідно. Весь процес керує групою логічні схеми називається контролер кеша.Одним з основних робочих місць контролер кеша є виглядати після 'кеш когерентність', що означає забезпечення того, що будь-які зміни, написана до оперативної пам'яті відображаються в кеш-пам'яті і навпаки. Є кілька методів для досягнення цього, найбільш очевидних будучи процесора писати прямо кеш і оперативної пам'яті в той же час. Це відомо як 'запису через' кеш і безпечних рішення, а також повільний.Основною альтернативою є 'писати назад' кешу, який дозволяє процесор записати зміни лише до кешу а не оперативної пам'яті. Кеш записів, які змінилися позначено як "брудні" розповідаючи контролер кеша писати їх вміст назад до оперативної пам'яті перед використанням простір для нових даних кеша. Записування кеш прискорює процес записування, але вимагає більш інтелектуальне контролер кеша.Більшість контролерів кеш рухатися на лінії дані, а не просто жодного елементу, кожного разу, коли вони потребують для передачі даних між оперативної пам'яті і кеш. Це, як правило, поліпшити шанси на в кеші, як більшість програм витрачають свій час покрокового виконання інструкцій послідовно зберігаються в пам'яті, замість того, стрибки про з однієї області в іншу. Обсяг даних, які передаються під час кожного відомий як "розмір лінії".

Kết quả (Ukraina) 2:

Більшість комп'ютерів стримується не по швидкості їх основного процесора, але до того часу, необхідне для переміщення даних в пам'ять і з пам'яті. Одним з найбільш важливих методів для отримання навколо цієї проблеми є кеш-пам'ять.
Ідея полягає в тому, щоб використовувати невелику кількість дуже швидких чіпів пам'яті як буфер або кеша між оперативної пам'яті і процесора. Всякий раз, коли процесор повинен прочитати дані, він виглядає в цій області кеша в першу чергу. Якщо він знаходить дані в кеші, то це зараховується як "кеші" і процесором не потрібно йти через більш трудомісткий процес зчитування даних з основної пам'яті. Тільки якщо дані не в кеші це потрібно, щоб отримати доступ до основної пам'яті, але в процесі того, що копіює все, що він знаходить в кеш, таким чином, що вона є готовий наступного разу це необхідно. Весь процес контролюється групою логічних схем під назвою кеш-контролер.
Один з головних завдань кеш-контролер є дбати "когерентності кеша", що означає забезпечення того, щоб будь-які зміни, записані в основній пам'яті відображаються в кеші, і навпаки. Є кілька методів для досягнення цієї мети, найбільш очевидні з яких для процесора писати прямо як в кеш-пам'яті і основної пам'яті, в той же час. Це відомо як «наскрізний записи" кеш і безпечним рішенням, але і самий повільний.
Основний альтернативою є "зворотного запису" кеш, який дозволяє процесору записати зміни тільки в кеш, а не в основній пам'яті. Записів кешу, які були змінені з позначкою «брудні» говорить кеш-контролер, щоб написати їх вміст назад в основну пам'ять, перш ніж використовувати простір для кешування нових даних. Кеш зі зворотним записом прискорює процес запису, але вимагає більш інтелектуальний контролер кеша.
Більшість кеш-контролери переміщення "лінію" даних, а не тільки одного елемента кожен раз, коли вони повинні передавати дані між основною пам'яттю і кеш-пам'яті. Це веде до поліпшення шансів на кеші оскільки більшість програми проводять свій час покрокового команд, що зберігаються в пам'яті послідовно, а не стрибаючи з одного району в інший. Обсяг даних, переданих кожен раз відомий як "розмір рядка».

Kết quả (Ukraina) 3:

Найбільш PCS тримаються назад не швидкістю їхнього головного процесору, але часом це бере зворушити даних у та з пам'яті. Один з найбільших важливих техніки для того, щоб приїжджати навколо це bottleneck являє собою пам'ять cache.
Ідея мусить використати мале число дуже швидких відламків пам'яті як buffer або cache між головною пам'яттю та процесором.Коли завгодно потреби процесору прочитати даних це погляди у це cache область перша. Якщо це знаходить даних у cache тоді це рахує як 'cache ударяють' та потреба процесору не ідуть через більше laborious процес читаючих даних з головної пам'яті. Тільки якщо дані є не у cache це потреба до доступу головна пам'ять,Але у процесі це копії щоб ні це знаходить у cache так що там готово для наступного разу це потребується. Весь процес контролюється групою логіки circuits закликаний cache контролер.
Один з cache контролера головні праці мусять доглянути за 'cache coherency' котрий означає забезпечуючі що будь-які зміни написані до головної пам'яті віддзеркалюються в межах cache та навпаки.Є декілька техніки для того, щоб досягати це, найбільш очевидного будучи для процесору написати прямо і cache і головну пам'ять одночасно. Це є відоме тому що 'пишуть-через' cache та являє собою найбільш безпечне рішення, а й найбільш повільний.
Головна альтернатива являє собою 'пишуть-назад' cache котрий дозволяє процесору написати зміни тільки до cache та не до головної пам'яті.Cache записи що змінені flagged як 'брудний' облік cache контролер написати їхній зміст назад до головної пам'яті перед тим як використовувати космос cache нові дані. Пишуть-назад cache швидкість пишуть процес, але вимагає більше розумного cache контролера.
Найбільш cache контролери посувають 'лінію' даних а не тільки єдиний пункт кожний час вони потребують перемістити даних між головною пам'яттю та cache. Це має тенденцію покращити шанс cache ударяють тому що найбільш програми витрачають їхній час крокуючий через інструкції збережені послідовно у пам'яті, а не стрибання про з однієї області до іншого.Сума даних переміщений кожний час є відомий тому що величина' 'лінії.