Originally proposed as an approach

Originally proposed as an approach to reduce the conflict misses of direct mapped caches without affecting its fast access time
Fully associative cache
Typical size is 4 to 16 cache lines
Residing between direct mapped L1 cache and the next level of memory

Kết quả (Việt) 1:

Ban đầu được đề xuất như là một cách tiếp cận để giảm bỏ lỡ cuộc xung đột của lưu trữ được ánh xạ trực tiếp mà không ảnh hưởng đến thời gian truy cập nhanhBộ nhớ cache đầy đủ kết hợpKích thước điển hình là dòng bộ nhớ cache 4 đến 16Sống giữa bộ nhớ cache L1 được ánh xạ trực tiếp và cấp độ tiếp theo của bộ nhớ

Kết quả (Việt) 2:

Nguyên đề xuất như một phương pháp để giảm miss xung đột của cache ánh xạ trực tiếp mà không ảnh hưởng thời gian truy cập nhanh chóng của nó
bộ nhớ cache đầy đủ kết hợp
kích thước thông thường là 4-16 dòng bộ nhớ cache
Cư trú giữa bộ nhớ cache ánh xạ trực tiếp L1 và cấp độ tiếp theo của bộ nhớ