D. Low-pass Filter DiscussionsTwo i

D. Low-pass Filter Discussions
Two identical raised cosine low-pass filters (LPF 1) are used in I and Q channels of the Costas loop to remove high frequency components and to avoid imbalances that will prolong loop settling time. The Raised Cosine filter helps in pulse-shaping in digital modulation due to its ability to minimise inter-symbol interference. As shown in Figure 4, we have implemented these as symmetric FIR filters in the FPGA as a tapped delay line, but instead of using multipliers, we implement the filters weights as a series of right shifts. The filter output is calculated using the following equation:
y(m)= b(1)*x(m)+ b(2)*x(m-1)+……..+b(n+1)*x(m-n) where, y(m) is the filter output sample, x(m) is the input sample, b(i) are filter coefficients and n is the filter order.
To design the filter, we have generated filter coefficients (

Kết quả (Việt) 1:

Mất bộ lọc thông thấp cuộc thảo luậnBộ lọc thông thấp hai giống hệt nhau lớn lên cô sin (LPF 1) được sử dụng trong tôi và kênh Q của vòng lặp Costas để loại bỏ thành phần tần số cao và để tránh sự mất cân bằng sẽ kéo dài vòng giải quyết thời gian. Bộ lọc lớn lên cô sin giúp trong việc định hình xung trong kỹ thuật số điều chế do khả năng của mình để giảm thiểu sự can thiệp của liên biểu tượng. Như minh hoạ trong hình 4, chúng tôi đã thực hiện như là đối xứng FIR bộ lọc trong FPGA như một dòng khai thác sự chậm trễ, nhưng thay vì sử dụng hệ số, chúng tôi thực hiện các trọng lượng bộ lọc như một loạt các thay đổi đúng. Đầu bộ lọc ra được tính bằng cách sử dụng phương trình sau đây:y(m) = b(1)*x(m) + b(2)*x(m-1)+...+b(n+1)*x(m-n) ở đâu, y(m) là bộ lọc ra mẫu, x(m) là mẫu đầu vào, b(i) là lọc hệ số và n là thứ tự bộ lọc.Để thiết kế các bộ lọc, chúng tôi đã tạo ra hệ số bộ lọc (< 1) trong MATLAB và sau đó lượng tử hóa các hệ số là một tổng của hai ngược quyền hạn của hai. Nhân bởi một sức mạnh nghịch đảo của hai là đơn giản để thực hiện như là một hoạt động đúng sự thay đổi trong FPGA. Để minh họa, giả sử hệ số ban đầu được tạo ra từ MATLAB lọc thiết kế công cụ cho một vòi nước lọc cụ thể là 0,78. Chúng tôi sẽ thực hiện điều này bằng cách sản xuất hai ngay chuyển bit phiên bản của các đầu vào-trong trường hợp này là một sự thay đổi 1-bit và 2-bit, và sau đó cách tổng hợp các giá trị kết quả. Ví dụ:, nếu đầu vào mẫu hiện tại là 128 sau đó giá trị bit chuyển sẽ là 64 và 32, mà sẽ tạo ra một bộ lọc tập đầu ra của 96. Nếu các bộ lọc được thực hiện bằng cách sử dụng một nhân tại đầy đủ chính xác câu trả lời (đúng) sẽ 99.84. Việc thực hiện phần của bộ lọc bằng cách sử dụng sự thay đổi quyền này và thêm kỹ thuật sử dụng tài nguyên FPGA đáng kể ít hơn khi nhân. Quyết định để thêm chỉ có hai yếu tố là một quyết định thiết kế; độ phân giải cao hệ số bộ lọc có thể được thu được bằng cách sử dụng thêm phải chuyển giá trị, cung cấp các nguồn tài nguyên FPGA đã có sẵn. Trong thiết kế của chúng tôi chúng tôi tránhphép nhân và quantize hệ số như là (2-x + 2-y), nơix và y là các số nguyên, do đó, Hệ số gốc 0,78 nào được lượng tử hóa như (0,75 = 2-1 + 2-2). Điều này tránh sự cần thiết cho một nhân rõ ràng, đó là đắt tiền để thực hiện trong một

Kết quả (Việt) 2:

D. Low-pass Thảo luận Lọc
Hai cô sin nâng lên bộ lọc thấp qua giống hệt nhau (LPF 1) được sử dụng trong I và Q kênh của vòng lặp Costas để loại bỏ các thành phần tần số cao và để tránh sự mất cân bằng đó sẽ kéo dài vòng lặp thời gian giải quyết. Các bộ lọc cosine Lớn lên giúp trong xung định hình trong điều chế kỹ thuật số do khả năng của mình để giảm thiểu nhiễu liên ký hiệu. Như thể hiện trong hình 4, chúng tôi đã thực hiện các bộ lọc FIR như đối xứng trong FPGA như một đường chậm trễ khai thác, nhưng thay vì sử dụng số nhân, chúng ta thực hiện các bộ lọc trọng như một loạt các thay đổi ngay. Các bộ lọc đầu ra được tính bằng phương trình sau:
y (m) = b (1) * x (m) + b (2) * x (m-1) + ...... .. + b (n + 1) * x (mn) nơi, y (m) là mẫu đầu ra bộ lọc, x (m) là các mẫu đầu vào, b (i) là các hệ số bộ lọc và n là thứ tự bộ lọc.
Để thiết kế các bộ lọc, chúng tôi đã tạo ra hệ số bộ lọc (< 1) trong MATLAB và sau đó bị lượng tử hóa các hệ số như một tổng kết của hai cường quốc nghịch đảo của hai người. Phép nhân với một sức mạnh nghịch đảo của hai là thực hiện đơn giản như là một hoạt động dịch phải trong FPGA. Để minh họa, giả sử hệ số ban đầu được tạo ra từ những công cụ thiết kế bộ lọc MATLAB cho một vòi nước lọc cụ thể là 0,78. Chúng tôi sẽ thực hiện điều này bằng cách sản xuất hai phiên bản bit-chuyển bên phải của đầu vào - trong trường hợp này một 1-bit và 2-bit thay đổi, và sau đó tổng hợp các giá trị kết quả. Ví dụ, nếu các mẫu đầu vào hiện nay là 128 thì bit chuyển giá trị sẽ là 64 và 32, nó sẽ tạo ra một bộ lọc đầu ra tap 96. Nếu bộ lọc được thực hiện bằng cách sử dụng một phép nhân một cách chính xác các (đúng) Câu trả lời sẽ là 99,84 . Thực hiện các phần của bộ lọc sử dụng phải chuyển đổi này và thêm kỹ thuật sử dụng nguồn tài nguyên FPGA ít hơn nhiều so với thực hiện phép nhân. Quyết định bổ sung chỉ có hai yếu tố là một quyết định thiết kế; bộ lọc có độ phân giải cao hơn hệ số có thể đạt được bằng cách sử dụng nhiều quyền chuyển giá trị, cung cấp các nguồn tài nguyên FPGA đã có sẵn. Trong thiết kế của chúng tôi, chúng tôi tránh
nhân và lượng tử hóa các hệ số như (2-x + 2-y), trong đó
x và y là các số nguyên, vì vậy hệ số 0,78 gốc sẽ được lượng tử hóa như (0.75 = 2-1 + 2-2). Điều này tránh sự cần thiết cho một nhân rõ ràng, đó là đắt tiền để thực hiện trong một