The receiver waits for the 1 to 0 e

The receiver waits for the 1 to 0 edge signifying a start bit, then shifts in 10 bits of data
one at a time from the U0Rx line. The internal Baud16 clock is 16 times faster than the
baud rate. After the 1 to 0 edge, the receiver waits 8 Baud16 clocks and samples the start
bit. 16 Baud16 clocks later it samples b
0
. Every 16 Baud16 clocks it samples another bit
until it reaches the stop bit. The UAR T needs an internal clock faster than the baud rate so
it can wait the half a bit time between the 1 to 0 edge beginning the start bit and the
middle of the bit window needed for sampling. The start and stop bits are removed
(checked for framing errors), the 8 bits of data and 4 bits of status are put into the receive
FIFO. The FIFO implements hardware buffering so data can be safely stored if the
software is performing other tasks.
Observation: If the receiving UAR T device has a baud rate mismatch of more than 5%,
then a framing error can occur when the stop bit is incorrectly captured.
An overrun occurs when there are 16 elements in the receive FIFO, and a 17
th
frame
comes into the receiver . In order to avoid overrun, we can design a real-time system, i.e.,
one with a maximum latency . The latency of a UAR T receiver is the delay between the
time when new data arrives in the receiver (RXFE=0) and the time the software reads the
data register . If the latency is always less than 160 bit times, then overrun will never
occur .

Kết quả (Việt) 1:

Người nhận chờ đợi cho 1-0 cạnh biểu hiện một chút bắt đầu, sau đó thay đổi trong 10 bit dữ liệucùng một lúc từ dòng U0Rx. Đồng hồ Baud16 nội bộ là 16 lần nhanh hơn so với cáctốc độ baud. Sau khi cạnh 1-0, người nhận chờ đợi 8 Baud16 đồng hồ và mẫu bắt đầubit. 16 Baud16 đồng hồ sau đó nó mẫu b0. Mỗi đồng hồ Baud16 16 nó lấy mẫu một chútcho đến khi nó đạt đến bit dừng. UAR T cần một đồng hồ nội bộ nhanh hơn so với tốc độ như vậynó có thể chờ đợi một nửa một chút thời gian giữa các cạnh 1-0 bắt đầu chút bắt đầu và cácgiữa cửa sổ bit cần thiết cho lấy mẫu. Bắt đầu và dừng bit được gỡ bỏ(kiểm tra cho khung lỗi), 8 bit dữ liệu và 4 bit của tình trạng được đưa vào nhậnFIFO. FIFO thực hiện phần cứng đệm để dữ liệu có thể được lưu trữ an toàn nếu cácphần mềm thực hiện các nhiệm vụ khác.Quan sát: Nếu thiết bị UAR T nhận có một tốc độ baud không phù hợp hơn 5%,sau đó một khung lỗi có thể xảy ra khi các bit dừng không chính xác bắt. Một overrun xảy ra khi không có các yếu tố 16 trong nhận FIFO, và một 17thkhungđi vào người nhận. Để tránh overrun, chúng tôi có thể thiết kế một hệ thống thời gian thực, tức là,một với một độ trễ tối đa. Độ trễ của một bộ tiếp nhận UAR T là sự chậm trễ giữa cácthời gian khi mới dữ liệu đến người nhận (RXFE = 0) và thời gian phần mềm đọc cácdữ liệu đăng ký. Nếu độ trễ là luôn luôn ít hơn 160 bit lần, sau đó overrun sẽ không bao giờxảy ra.

Kết quả (Việt) 2:

Người nhận sẽ đợi 1-0 cạnh biểu hiện một chút đầu, sau đó thay đổi trong 10 bit dữ liệu
cùng một lúc từ dòng U0Rx. Đồng hồ Baud16 nội bộ là nhanh hơn gấp 16 lần
tốc độ truyền. Sau 1-0 cạnh, người nhận chờ đợi 8 Baud16 đồng hồ và các mẫu đầu
bit. 16 Baud16 đồng hồ sau đó mẫu b 0. Mỗi 16 Baud16 đồng hồ nó mẫu bit khác cho đến khi nó đạt đến stop bit. Các UAR T cần một đồng hồ nội bộ nhanh hơn so với tốc độ truyền như vậy nó có thể chờ đợi một nửa một chút thời gian giữa 1-0 cạnh bắt đầu các bit bắt đầu và giữa của cửa sổ bit cần thiết để lấy mẫu. Bắt đầu và ngừng bit được lấy ra (kiểm tra cho khung lỗi), 8 bit dữ liệu và 4 bit trạng thái được đưa vào nhận FIFO. FIFO thực hiện phần cứng đệm để dữ liệu có thể được lưu trữ một cách an toàn nếu các phần mềm được thực hiện các nhiệm vụ khác. Quan sát: Nếu thiết bị UAR T nhận có một không phù hợp tốc độ truyền của hơn 5%, sau đó là một lỗi khung có thể xảy ra khi bit stop là không chính xác bị bắt. bị thấu xảy ra khi có 16 nguyên tố trong nhận FIFO, và 17 th khung đi vào máy thu. Để tránh tràn, chúng ta có thể thiết kế một hệ thống thời gian thực, tức là, một với một độ trễ tối đa. Độ trễ của một máy thu UAR T là sự chậm trễ giữa thời gian khi dữ liệu mới đến trong nhận (RXFE = 0) và thời gian phần mềm đọc ghi dữ liệu. Nếu độ trễ luôn luôn là ít hơn 160 lần bit, sau đó tràn sẽ không bao giờ xảy ra.