Used for communication between VHDL

Used for communication between VHDL
components
 Real, physical signals in system often mapped to
VHDL signals
 ALL VHDL signal assignments require either delta
cycle or user-specified delay before new value is
assumed

Kết quả (Việt) 2:

Được sử dụng cho giao tiếp giữa VHDL
thành phần
 Real, tín hiệu vật lý trong hệ thống thường được ánh xạ tới
các tín hiệu VHDL
 ALL tập tín hiệu VHDL yêu cầu hoặc đồng bằng
chu kỳ hoặc người dùng chỉ định chậm trễ trước khi giá trị mới được
giả định