Bit 10 AF: Acknowledge failure0: No

Bit 10 AF: Acknowledge failure
0: No acknowledge failure
1: Acknowledge failure
– Set by hardware when no acknowledge is returned.
– Cleared by software writing 0, or by hardware when PE=0.
Bit 9 ARLO: Arbitration lost (master mode)
0: No Arbitration Lost detected
1: Arbitration Lost detected
Set by hardware when the interface loses the arbitration of the bus to another master
– Cleared by software writing 0, or by hardware when PE=0.
After an ARLO event the interface switchesback automatically to Slave mode (MSL=0).
Note: In SMBUS, the arbitration on the data in slave mode occurs only during the data phase,
or the acknowledge transmission (not on the address acknowledge).
Bit 8 BERR: Bus error
0: No misplaced Start or Stop condition
1: Misplaced Start or Stop condition
– Set by hardware when the interface detects an SDA rising or falling edge while SCL is high,
occurring in a non-valid position during a byte transfer.
– Cleared by software writing 0, or by hardware when PE=0.
Bit 7 TxE: Data register empty (transmitters)
0: Data register not empty
1: Data register empty
– Set when DR is empty in transmission. TxE is not set during address phase.
– Cleared by software writing to the DR register or by hardware after a start or a stop condition
or when PE=0.
TxE is not set if either a NACK is received, or if next byte to be transmitted is PEC (PEC=1)
Note: TxE is not cleared by writing the first data being transmitted, or by writing data when
BTF is set, as in both cases the data register is still empty.
Bit 6 RxNE: Data register not empty (receivers)
0: Data register empty
1: Data register not empty
– Set when data register is not empty in receiver mode. RxNE is not set during address phase.
– Cleared by software reading or writing the DR register or by hardware when PE=0.
RxNE is not set in case of ARLO event.
Note: RxNE is not cleared by reading data when BTF is set, as the data register is still full.
Bit 5 Reserved, must be kept at reset value
Bit 4 STOPF: Stop detection (slave mode)
0: No Stop condition detected
1: Stop condition detected
– Set by hardware when a Stop condition is detected on the bus by the slave after an
acknowledge (if ACK=1).
– Cleared by software reading the SR1 register followed by a write in the CR1 register, or by
hardware when PE=0
Note: The STOPF bit is not set after a NACK reception.
It is recommended to perform the complete clearing sequence (READ SR1 then
WRITE CR1) after the STOPF is set. Refer to Figure 271: Transfer sequence diagram
for slave receiver on page 749.
Inter-integrated circuit (I
2
Bit 3 ADD10: 10-bit header sent (Master mode)
0: No ADD10 event occurred.
1: Master has sent first address byte (header).
– Set by hardware when the master has sentthe first byte in 10-bit address mode.
– Cleared by software reading the SR1 register followed by a write in the DR register of the
second address byte, or by hardware when PE=0.
Note: ADD10 bit is not set after a NACK reception
Bit 2 BTF: Byte transfer finished
0: Data byte transfer not done
1: Data byte transfer succeeded
– Set by hardware when NOSTRETCH=0 and:
– In reception when a new byte is received (including ACK pulse) and DR has not been read
yet (RxNE=1).
– In transmission when a new byte should be sent and DR has not been written yet (TxE=1).
– Cleared by software reading SR1 followed by either a read or write in the DR register or by
hardware after a start or a stop condition in transmission or when PE=0.
Note: The BTF bit is not set after a NACK reception
The BTF bit is not set if next byte to be transmitted is the PEC (TRA=1 in I2C_SR2
register and PEC=1 in I2C_CR1 register)
Bit 1 ADDR: Address sent (master mode)/matched (slave mode)
This bit is cleared by software reading SR1 register followed reading SR2, or by hardware
when PE=0.
Address matched (Slave)
0: Address mismatched or not received.
1: Received address matched.
– Set by hardware as soon as the received slave address matched with the OAR registers
content or a general call or a SMBus Device Default Address or SMBus Host or SMBus Alert
is recognized. (when enabled depending on configuration).
Note: In slave mode, it is recommended to perform the complete clearing sequence (READ
SR1 then READ SR2) after ADDR is set. Refer to Figure 271: Transfer sequence
diagram for slave receiver on page 749.
Address sent (Master)
0: No end of address transmission
1: End of address transmission
– For 10-bit addressing, the bit is set after the ACK of the 2nd byte.
– For 7-bit addressing, the bit is set after the ACK of the byte.
Note: ADDR is not set after a NACK reception
Bit 0SB: Start bit (Master mode)
0: No Start condition
1: Start condition generated.
– Set when a Start condition generated.
– Cleared by software by reading the SR1 register followed by writing the DR register, or by
hardware when PE=0

Kết quả (Việt) 1:

Chút 10 AF: Thừa nhận thất bại0: không thừa nhận thất bại1: thừa nhận thất bại-Thiết lập bởi phần cứng khi không có acknowledge được trả lại. -Xóa bằng phần mềm viết 0, hoặc bởi phần cứng khi PE = 0.Bit 9 ARLO: Trọng tài mất (chế độ tổng thể) 0: không có trọng tài mất được phát hiện1: trọng tài Lost phát hiệnThiết lập phần cứng khi giao diện mất trọng tài của xe buýt để làm chủ khác-Xóa bằng phần mềm viết 0, hoặc bởi phần cứng khi PE = 0.Sau khi một sự kiện ARLO switchesback giao diện tự động sang chế độ nô lệ (MSL = 0). Lưu ý: Trong SMBUS, trọng tài vào dữ liệu trong chế độ nô lệ xảy ra chỉ trong giai đoạn dữ liệu, hoặc truyền dẫn acknowledge (không phải trên acknowledge địa chỉ).Bit 8 BERR: Xe buýt lỗi 0: không có điều kiện bắt đầu hoặc dừng bị thất lạc1: đặt nhầm bắt đầu hoặc ngừng điều kiện-Thiết lập bởi phần cứng khi giao diện phát hiện một SDA tăng hoặc rơi xuống cạnh trong khi SCL là cao, xảy ra ở một vị trí không hợp lệ trong một chuyển byte.-Xóa bằng phần mềm viết 0, hoặc bởi phần cứng khi PE = 0.Bit 7 TxE: Dữ liệu đăng ký sản phẩm nào (truyền) 0: dữ liệu đăng ký không có sản phẩm nào1: dữ liệu đăng ký sản phẩm nào-Đặt khi DR là sản phẩm nào trong truyền tải. TxE không được thiết lập trong giai đoạn địa chỉ.-Xóa bằng phần mềm viết để đăng ký tiến sĩ hoặc bằng phần cứng sau khi bắt đầu một hoặc một điều kiện dừng hoặc khi PE = 0.TxE không được thiết lập nếu một trong hai NACK một nhận được, hoặc nếu byte tiếp theo được truyền đi là PEC (PEC = 1)Lưu ý: TxE không phải bị xóa bằng cách ghi dữ liệu đầu tiên được truyền đi, hoặc bằng cách ghi dữ liệu khi BTF được thiết lập, như trong cả hai trường hợp dữ liệu đăng ký là vẫn còn trống.Bit 6 RxNE: Dữ liệu đăng ký không có sản phẩm nào (thu)0: dữ liệu đăng ký sản phẩm nào1: dữ liệu đăng ký không có sản phẩm nào-Đặt khi đăng ký dữ liệu không phải là sản phẩm nào trong nhận chế độ. RxNE không được thiết lập trong giai đoạn địa chỉ.-Xóa bằng phần mềm đọc hoặc viết đăng ký tiến sĩ hoặc bằng phần cứng khi PE = 0.RxNE không được đặt trong trường hợp sự kiện ARLO.Lưu ý: RxNE không phải xóa bằng cách đọc dữ liệu khi BTF được thiết lập, như đăng ký dữ liệu là vẫn còn đầy đủ.Chút 5 Reserved, phải được giữ ở giá trị thiết lập lạiBit 4 STOPF: Ngừng phát hiện (nô lệ chế độ) 0: không có điều kiện dừng phát hiện1: dừng điều kiện phát hiện-Thiết lập bởi phần cứng khi một điều kiện dừng được phát hiện trên xe buýt buôn bán nô lệ sau khi một xác nhận (nếu ACK = 1). -Xóa bằng phần mềm đọc đăng ký SR1 theo sau một ghi trong đăng ký CR1, hoặc bằng phần cứng khi PE = 0Lưu ý: STOPF bit không được thiết lập sau khi quầy NACK.Nó được khuyến khích để thực hiện thanh toán bù trừ hoàn thành chuỗi (đọc SR1 sau đó VIẾT CR1) sau khi STOPF được thiết lập. Tham khảo hình 271: chuyển trình tự sơ đồ cho nô lệ nhận trên trang 749.Mạch tích hợp giữa hai (I2Bit 3 ADD10: tiêu đề 10-bit gửi (nắm vững chế độ) 0: không có sự kiện ADD10 xảy ra.1: Thạc sĩ đã gửi đầu tiên địa chỉ byte (tiêu đề).-Thiết lập bởi phần cứng khi thầy đã sentthe byte đầu tiên trong chế độ 10-bit địa chỉ. -Xóa bằng phần mềm đọc đăng ký SR1 theo sau một ghi trong đăng ký DR của các Thứ hai byte địa chỉ, hoặc bởi phần cứng khi PE = 0.Lưu ý: ADD10 bit không được thiết lập sau khi quầy NACKBit 2 BTF: Byte chuyển đã hoàn thành0: truyền byte dữ liệu không được thực hiện1: truyền byte dữ liệu thành công-Thiết lập bởi phần cứng khi NOSTRETCH = 0 và: -Ở quầy lễ tân khi một byte mới nhận được (bao gồm cả ACK xung) và tiến sĩ đã không được đọc được (RxNE = 1).-Trong truyền tải khi một byte mới nên được gửi và tiến sĩ đã không được viết được (TxE = 1). -Xóa bằng phần mềm đọc SR1 tiếp theo hoặc một đọc hoặc viết trong DR đăng ký hoặc bằng phần cứng sau khi bắt đầu một hoặc một điều kiện dừng trong truyền tải hoặc khi PE = 0.Lưu ý: BTF bit không được thiết lập sau khi quầy NACKBTF bit không được thiết lập nếu byte tiếp theo được truyền đi PEC (trà = 1 trong I2C_SR2 đăng ký và PEC = 1 trong đăng ký I2C_CR1)Bit 1 địa chỉ: Địa chỉ gửi (chế độ tổng thể) / kết hợp (nô lệ chế độ)Bit này sẽ bị xóa bởi phần mềm đọc SR1 đăng ký theo đọc SR2, hoặc bởi phần cứng Khi PE = 0.Địa chỉ kết hợp (nô lệ)0: địa chỉ mismatched hoặc chưa nhận được.1: nhận được địa chỉ phù hợp.-Thiết lập bởi phần cứng khi địa chỉ nhận được nô lệ phù hợp với đăng ký OAR nội dung hoặc một cuộc gọi chung hoặc một SMBus thiết bị mặc định địa chỉ hoặc máy chủ lưu trữ SMBus hoặc SMBus cảnh báo được công nhận. (khi kích hoạt tùy thuộc vào cấu hình).Lưu ý: Trong chế độ nô lệ, nó được khuyến khích để thực hiện thanh toán bù trừ hoàn thành chuỗi (đọc SR1 sau đó đọc SR2) sau khi địa chỉ được thiết lập. Tham khảo hình 271: chuyển Chuỗi Sơ đồ nô lệ nhận trên trang 749.Địa chỉ gửi (Master)0: không có kết thúc của địa chỉ truyền1: cuối cùng của địa chỉ truyền-Đối với 10-bit địa chỉ, bit được thiết lập sau khi ACK 2 byte.-Cho 7-bit địa chỉ, bit được thiết lập sau khi ACK các byte.Lưu ý: Địa chỉ không được thiết lập sau khi quầy NACKBit 0SB: bắt đầu chút (nắm vững chế độ)0: không có điều kiện bắt đầu1: bắt đầu điều kiện được tạo ra.-Thiết lập khi một điều kiện bắt đầu được tạo ra.-Xóa bằng phần mềm của đọc đăng ký SR1 sau đó là bằng văn bản đăng ký DR, hoặc bằng phần cứng khi PE = 0