In a multicore using a snooping coh

In a multicore using a snooping coherence protocol, several different phenomena
combine to determine performance. In particular, the overall cache performance
is a combination of the behavior of uniprocessor cache miss traffic and the traffic
caused by communication, which results in invalidations and subsequent cache
misses. Changing the processor count, cache size, and block size can affect these
two components of the miss rate in different ways, leading to overall system
behavior that is a combination of the two effects.
Appendix B breaks the uniprocessor miss rate into the three C’s classification
(capacity, compulsory, and conflict) and provides insight into both application
behavior and potential improvements to the cache design. Similarly, the misses
that arise from interprocessor communication, which are often called coherence
misses, can be broken into two separate sources.
The first source is the so-called true sharing misses that arise from the
communication of data through the cache coherence mechanism. In an invalidation-based protocol, the first write by a processor to a shared cache block
causes an invalidation to establish ownership of that block. Additionally, when
another processor attempts to read a modified word in that cache block, a miss
occurs and the resultant block is transferred. Both these misses are classified
as true sharing misses since they directly arise from the sharing of data among
processors.
The second effect, called false sharing, arises from the use of an invalidationbased coherence algorithm with a single valid bit per cache block. False sharing
occurs when a block is invalidated (and a subsequent reference causes a miss)
because some word in the block, other than the one being read, is written into. If
the word written into is actually used by the processor that received the invalidate, then the reference was a true sharing reference and would have caused a
miss independent of the block size. If, however, the word being written and the
word read are different and the invalidation does not cause a new value to be
communicated, but only causes an extra cache miss, then it is a false sharing
miss. In a false sharing miss, the block is shared, but no word in the cache is actually shared, and the miss would not occur if the block size were a single word.
The following example makes the sharing patterns clear.
Example Assume that words x1 and x2 are in the same cache block, which is in the shared
state in the caches of both P1 and P2. Assuming the following sequence of
events, identify each miss as a true sharing miss, a false sharing miss, or a hit.

Kết quả (Việt) 1:

Trong một multicore sử dụng giao thức snooping tính mạch lạc, một số hiện tượng khác nhaukết hợp để xác định hiệu suất. Đặc biệt, tổng thể bộ nhớ cache hiệu suấtlà sự kết hợp của các hành vi của bộ xử lý đơn bộ nhớ cache bỏ lỡ lưu lượng truy cập và giao thônggây ra bởi giao tiếp, kết quả trong invalidations và sau đó bộ nhớ cachebỏ lỡ. Thay đổi các bộ xử lý tính, kích thước bộ nhớ cache, và kích thước khối có thể ảnh hưởng đến nhữnghai thành phần của mức Hoa hậu, những cách khác nhau, dẫn đến toàn bộ hệ thốnghành vi đó là một sự kết hợp của hai tác dụng.Phụ lục B phá vỡ mức Hoa hậu bộ xử lý đơn vào C 3 phân loại(năng lực, bắt buộc và xung đột) và cung cấp cái nhìn sâu sắc vào cả hai ứng dụnghành vi và tiềm năng để cải thiện thiết kế bộ nhớ cache. Tương tự, bỏ lỡmà phát sinh từ các giao tiếp interprocessor, mà thường được gọi là sự gắn kếtbỏ lỡ, có thể được chia thành hai nguồn riêng biệt.Nguồn đầu tiên là cái gọi là true chia sẻ lỡ mà phát sinh từ cáctruyền thông dữ liệu thông qua cơ chế tính mạch lạc của bộ nhớ cache. Trong một giao thức dựa trên invalidation, là người đầu tiên viết bởi một bộ xử lý một khối được chia sẻ bộ nhớ cachegây ra một invalidation để thiết lập quyền sở hữu của khối đó. Ngoài ra, khibộ vi xử lý khác cố gắng để đọc một từ lần trong đó khối bộ nhớ cache, một Hoa hậuxảy ra và kết quả khối được chuyển giao. Cả hai bỏ lỡ những được phân loạinhư lỡ chia sẻ sự thật kể từ khi họ trực tiếp phát sinh từ việc chia sẻ dữ liệu giữa cácbộ vi xử lý.Hiệu ứng thứ hai, gọi là giả chia sẻ, phát sinh từ việc sử dụng một thuật toán sự gắn kết invalidationbased với một chút giá trị duy nhất cho mỗi bộ nhớ cache khối. Chia sẻ giảxảy ra khi một khối vô hiệu (và một tài liệu tham khảo sau đó gây ra một cuộc thi Hoa hậu)bởi vì một số chữ trong khối, khác với những gì được đọc, được viết vào. Nếutừ được viết thành thực sự được sử dụng bởi bộ vi xử lý nhận được invalidate, sau đó tham chiếu là một sự thật chia sẻ tài liệu tham khảo và sẽ tạo ra mộtHoa hậu độc lập với kích thước khối. Nếu, Tuy nhiên, từ được viết và cáctừ đọc là khác nhau và invalidation không gây ra một giá trị mới đượctruyền đạt, nhưng chỉ gây ra một bộ nhớ cache phụ bỏ lỡ, sau đó nó là một giả chia sẻHoa hậu. Trong một sai Hoa hậu chia sẻ, các khối được chia sẻ, nhưng không có từ nào trong bộ nhớ cache trên thực tế được chia sẻ và Hoa hậu sẽ xảy ra nếu kích thước khối là một từ duy nhất.Ví dụ sau làm cho các mô hình chia sẻ rõ ràng.Assume ví dụ từ x1 và x2 đang ở trong cùng một bộ nhớ cache khối, mà là trong việc chia sẻnhà nước trong các lưu trữ của P1 và P2. Giả sử chuỗi sau đâysự kiện, xác định mỗi cuộc thi Hoa hậu là một sự thật chia sẻ cuộc thi Hoa hậu, Hoa hậu chia sẻ sai hoặc một hit.

Kết quả (Việt) 2:

Trong một đa lõi sử dụng một giao thức gắn kết snooping, hiện tượng khác nhau
kết hợp để xác định hiệu suất. Đặc biệt, hiệu suất bộ nhớ cache tổng thể
là sự kết hợp của các hành vi của giao thông bỏ lỡ bộ xử lý đơn bộ nhớ cache và giao thông
gây ra bởi truyền thông, mà kết quả trong invalidations và bộ nhớ cache sau đó
bỏ lỡ. Thay đổi số lượng bộ vi xử lý, kích thước bộ nhớ cache, và kích thước khối có thể ảnh hưởng đến những
hai thành phần của tỷ lệ bỏ lỡ những cách khác nhau, dẫn đến toàn bộ hệ thống
hành vi đó là một sự kết hợp của hai hiệu ứng.
Phụ lục B phá vỡ tỷ lệ bỏ lỡ bộ xử lý đơn vào phân loại ba C
(công suất, bắt buộc, và xung đột) và cung cấp cái nhìn sâu sắc vào cả hai ứng dụng
hành vi và cải tiến tiềm năng để thiết kế bộ nhớ cache. Tương tự như vậy, các miss
phát sinh từ giao interprocessor, mà thường được gọi là sự gắn kết
nhớ, có thể được chia thành hai nguồn riêng biệt.
Các nguồn đầu tiên là cái gọi là bỏ lỡ chia sẻ đúng là phát sinh từ các
giao tiếp dữ liệu thông qua cơ chế bộ nhớ cache sự gắn kết. Trong một giao thức huỷ bỏ hiệu lực dựa trên, viết đầu tiên bởi một bộ xử lý đến một khối nhớ cache dùng chung
gây ra huỷ bỏ hiệu lực để thiết lập quyền sở hữu của khối đó. Ngoài ra, khi
bộ xử lý khác cố gắng để đọc một từ sửa đổi trong đó khối bộ nhớ cache, một lỡ
xảy ra và các khối kết quả được chuyển giao. Cả hai môn được phân loại
như lỡ chia sẻ đúng kể từ khi họ trực tiếp phát sinh từ việc chia sẻ dữ liệu giữa các
bộ vi xử lý.
Tác động thứ hai, gọi là chia sẻ sai, phát sinh từ việc sử dụng một thuật toán gắn kết invalidationbased với một chút giá trị duy nhất cho mỗi khối bộ nhớ cache. Chia sẻ sai
xảy ra khi một khối không còn giá trị (và một tài liệu tham khảo sau này gây ra một lỡ)
bởi vì một số từ trong khối, khác so với cái được đọc, được viết vào. Nếu
chữ viết vào thực tế sử dụng bởi các bộ xử lý đó đã nhận được vô hiệu, sau đó tham chiếu là một tài liệu tham khảo chia sẻ đúng sự thật và sẽ gây ra một
bỏ lỡ độc lập với kích thước khối. Tuy nhiên, nếu từ này được viết và
chữ đọc khác nhau và việc huỷ bỏ hiệu không gây ra một giá trị mới được
truyền đạt, nhưng chỉ gây ra một cache thêm, sau đó nó là một sự chia sẻ giả
bỏ lỡ. Trong một chia sẻ lỡ sai, khối được chia sẻ, nhưng không có từ nào trong bộ nhớ cache là thực sự chia sẻ, và bỏ lỡ sẽ không xảy ra nếu kích thước khối là một từ duy nhất.
Ví dụ sau đây làm cho các mô hình chia sẻ rõ ràng.
Ví dụ Giả sử rằng từ x1 và x2 là trong khối bộ nhớ cache cùng, mà là ở chung
nhà nước trong các kho tàng của cả P1 và P2. Giả sử chuỗi sự
kiện, xác định từng bỏ lỡ như một lỡ thật chia sẻ, một sự chia sẻ nhớ sai, hoặc một hit.