Figure 5.9: TRNG of Vasyltsov et al

Figure 5.9: TRNG of Vasyltsov et al.
Discussion on the generator
Through lack of implementation details in paper [VHKK08], it is quite difficult to
estimate characteristics of the proposed generator. Following the information given in
the paper, we can expect that the generator could obtain relatively high and regular
bit rate. However, the authors mention in the paper that the statistical parameters of
the output bit-stream varied with the time and/or temperature. For this reason, the
generator needed precise temperature and voltage stabilization. Another point that
indicates some weaknesses of the generator is the fact, that the output bit-stream is
strongly biased.
The proposed TRNG is absolutely inner testable, because it is reset regularly on
the beginning of each entropy accumulation interval. The mathematical model has not
been proposed up to now. The difficulty of proposing such a model will be probably
related to the difficulty of the specification of the inverter behavior in the metastable
region. Since the original version of the generator features several implementation
weaknesses, its robustness against attacks is questionable.
The generator uses few logic resources and it could be assumed that its power
consumption will be relatively small. However, its feasibility in FPGAs should be
carefully validated.
5.7 Chaos-based generators
Gathering randomness from chaos is in general feasible only in analog devices. In
principle, the analog blocks of Field Programmable Analog Arrays (FPAA) or Analog
to Digital Converters (ADC) present in some recent digital devices can be used to
generate chaos. Some FPGA manufacturers offer FPGAs with analog peripherals.
The theory of chaos, as a branch of the theory of nonlinear dynamic systems, has
brought attention to a surprising fact: low-dimensional dynamic systems are capable
42
of complex and unpredictable behavior, which is intuitively very promising for random
number generation. Indeed, there exist a vast number of proposals in this domain
[DG06], [MR99], [CRS05a], [CRS05b], [EHK+03].
The authors in [DG06] use a reconfigurable system on chip from Cypress (featuring
ADC) to generate randomness from chaos. Despite of this fact, no chaos-based
generator was implemented in true FPGAs up to now. However, we can expect that
production of an FPGA including ADC that will be based on successive iterations (the
kind of converters that enables to obtain chaotic behavior) is only a question of time.
5.8 Conclusions
Open problems:
• Implementation of all existing principles in main FPGA families and their comparison.
• Critical evaluation of all existing principles from various point of views.
43

Kết quả (Việt) 1:

Con số 5.9: TRNG của Vasyltsov et al.Thảo luận về các máy phát điệnThrough lack of triển khai thực hiện các chi tiết trong giấy [VHKK08], nó là khá khó khăn đểước tính các đặc điểm của các máy phát điện được đề xuất. Sau khi thông tin được đưa ra tronggiấy, chúng tôi có thể mong đợi rằng các máy phát điện có thể có được tương đối cao và thường xuyêntốc độ bit. Tuy nhiên, các tác giả đề cập đến trong bài báo rằng các tham số thống kê củabit video đầu ra khác nhau với thời gian và/hoặc nhiệt độ. Vì lý do này, cácMáy phát điện cần chính xác nhiệt độ và điện áp ổn định. Một điểm màchỉ ra một số điểm yếu của các máy phát điện là một thực tế, trong đó sản lượng bit-stream làmạnh mẽ kiến.TRNG được đề xuất là hoàn toàn bên trong testable, bởi vì nó thiết lập lại thường xuyên trênsự khởi đầu của mỗi khoảng thời gian tích lũy dữ liệu ngẫu nhiên. Không có mô hình toán họcđược đề xuất lên đến bây giờ. Khó khăn trong việc đề xuất một mô hình sẽ có lẽliên quan đến những khó khăn của đặc tả hành vi của biến tần trong các đồng phânkhu vực. Kể từ khi phiên bản gốc của máy phát điện có thực hiện một sốđiểm yếu, nó mạnh mẽ chống lại các cuộc tấn công là có vấn đề.Máy phát điện sử dụng nguồn tài nguyên ít logic và nó có thể được giả định rằng sức mạnh của nótiêu thụ sẽ là tương đối nhỏ. Tuy nhiên, tính khả thi của nó trong FPGAs nêncẩn thận xác nhận.5.7 máy phát điện dựa trên sự hỗn loạnThu thập ngẫu nhiên từ hỗn loạn là nói chung khả thi chỉ trong các thiết bị tương tự. Ởvề nguyên tắc, các khối tương tự của các lĩnh vực lập trình Analog mảng (FPAA) hoặc tương tựđể kỹ thuật số chuyển đổi (ADC) hiện diện trong một số thiết bị kỹ thuật số tại có thể được sử dụng đểtạo ra sự hỗn loạn. Một số nhà sản xuất FPGA cung cấp FPGAs với thiết bị ngoại vi tương tự.Lý thuyết về sự hỗn loạn, như là một chi nhánh của lý thuyết hệ thống động phi tuyến, cómang lại sự chú ý đến một thực tế đáng ngạc nhiên: chiều thấp hệ thống năng động có khả năng42hành vi phức tạp và khó lường, là trực giác rất hứa hẹn cho ngẫu nhiênsố thế hệ. Thật vậy, có tồn tại một số lượng lớn các đề án trong lĩnh vực này[DG06], [MR99], [CRS05a], [CRS05b], [EHK + 03].Các tác giả trong [DG06] sử dụng một hệ thống reconfigurable trên chip từ Cypress (hợp tác vớiADC) để tạo ra ngẫu nhiên từ hỗn loạn. Mặc dù thực tế này, không dựa trên sự hỗn loạnMáy phát điện được thực hiện trong đúng FPGAs đến nay. Tuy nhiên, chúng ta có thể hy vọng rằngsản xuất của một FPGA bao gồm ADC sẽ được dựa trên liên tiếp lặp đi lặp lại (theloại chuyển đổi cho phép để có được hành vi hỗn loạn) là chỉ là một câu hỏi về thời gian.5.8 kết luậnVấn đề mở:• Thực hiện tất cả các nguyên tắc hiện tại trong chính gia đình FPGA và so sánh của họ.• Đánh giá quan trọng của tất cả các nguyên tắc sẵn có từ các thời điểm khác nhau của xem.43

Kết quả (Việt) 2:

Hình 5.9:. Trng của Vasyltsov et al
Thảo luận về các máy phát điện
thông qua thiếu chi tiết thực hiện trong bài báo [VHKK08], nó là khá khó khăn để
ước lượng các đặc tính của máy phát điện được đề xuất. Sau khi thông tin được đưa ra trong
bài báo này, chúng ta có thể hy vọng rằng các máy phát điện có thể có được tương đối cao và thường xuyên
tốc độ bit. Tuy nhiên, các tác giả đề cập đến trong bài báo rằng các thông số thống kê của
các đầu ra chút dòng thay đổi theo thời gian và / hoặc nhiệt độ. Vì lý do này, các
máy phát điện cần nhiệt độ chính xác và ổn định điện áp. Một điểm mà
chỉ ra một số điểm yếu của máy phát điện là một thực tế, rằng sản lượng chút dòng được
thiên hẳn.
Các trng đề xuất là hoàn toàn có thể kiểm chứng bên trong, bởi vì nó được thiết lập lại thường xuyên trên
đầu mỗi khoảng thời gian entropy tích lũy. Mô hình toán học đã không
được đề xuất cho đến nay. Khó khăn trong việc đề xuất một mô hình như vậy sẽ có thể
liên quan đến những khó khăn của các đặc điểm kỹ thuật của các hành vi biến tần trong siêu bền
khu vực. Kể từ phiên bản gốc của máy phát điện một số tính năng thực hiện
những điểm yếu, sức mạnh của nó chống lại các cuộc tấn công là vấn đề.
Các máy phát điện sử dụng ít tài nguyên logic và nó có thể được giả định rằng sức mạnh của nó
tiêu thụ sẽ tương đối nhỏ. Tuy nhiên, tính khả thi của nó trong FPGA nên được
xác nhận một cách cẩn thận.
5.7 máy phát điện Chaos dựa trên
Thu thập ngẫu nhiên từ sự hỗn loạn là nói chung khả thi duy nhất trong các thiết bị tương tự. Trong
nguyên tắc, các khối tương tự của Field Programmable Analog Mảng (FPAA) hoặc Analog
để chuyển đổi kỹ thuật số (ADC) hiện diện trong một số các thiết bị kỹ thuật số gần đây có thể được sử dụng để
tạo ra sự hỗn loạn. Một số nhà sản xuất FPGA cung cấp FPGAs với thiết bị ngoại vi tương tự.
Các lý thuyết của sự hỗn loạn, là một nhánh của lý thuyết hệ thống động phi tuyến, đã
gây sự chú ý đến một thực tế đáng ngạc nhiên: Hệ thống năng động chiều thấp có khả năng
42
phức tạp và không thể đoán trước hành vi, mà là trực giác rất hứa hẹn cho ngẫu nhiên
hệ số. Thật vậy, có tồn tại một số lượng lớn các đề xuất trong lĩnh vực này
[DG06], [MR99], [CRS05a], [CRS05b], [EHK + 03].
Các tác giả trong [DG06] sử dụng một hệ thống cấu hình lại trên chip từ Cypress (featuring
ADC) để tạo ra ngẫu nhiên từ sự hỗn loạn. Mặc dù thực tế này, không có sự hỗn loạn trên
máy phát điện đã được thực hiện trong FPGA đúng cho đến nay. Tuy nhiên, chúng ta có thể hy vọng rằng
sản xuất của một FPGA bao gồm ADC sẽ được dựa trên sự lặp lại liên tục (các
loại bộ chuyển đổi cho phép để có được hành vi hỗn loạn) chỉ là một vấn đề thời gian.
5.8 Kết luận
vấn đề mở:
• Thực hiện tất cả các nguyên tắc hiện tại gia đình chính FPGA và so sánh của họ.
• đánh giá quan trọng của tất cả các nguyên tắc hiện tại từ thời điểm khác nhau quan điểm.
43