The LS160A/161A/162A/163A are 4-bit

The LS160A/161A/162A/163A are 4-bit synchronous
counters with a synchronous Parallel Enable (Load) feature.
The counters consist of four edge-triggered D flip-flops with
the appropriate data routing networks feeding the D inputs. All
changes of the Q outputs (except due to the asynchronous
Master Reset in the LS160A and LS161A) occur as a result of,
and synchronous with, the LOW to HIGH transition of the
Clock input (CP). As long as the set-up time requirements are
met, there are no special timing or activity constraints on any
of the mode control or data inputs.

Kết quả (Việt) 1:

LS160A/161A/162A/163A được 4-bit đồng bộđồng hồ với một tính năng song song sử (Load) đồng bộ.Đồng hồ bao gồm bốn cạnh kích hoạt D flip-flops vớithích hợp dữ liệu định tuyến mạng cho ăn đầu vào D. Tất cảCác thay đổi của kết quả đầu ra Q (ngoại trừ do sự không đồng bộNắm vững các đặt lại trong LS160A và LS161A) xảy ra như là kết quả của,và đồng bộ với, thấp để quá trình chuyển đổi cao của cácĐồng hồ đầu vào (CP). Miễn là các yêu cầu thời gian thiết lậpđáp ứng, không có không có những hạn chế thời gian hoặc hoạt động đặc biệt vào bất kỳCác chế độ kiểm soát hoặc dữ liệu đầu vào.

Kết quả (Việt) 2:

Các LS160A / 161A / 162A / 163A là 4-bit đồng bộ
quầy với một Parallel Enable (Load) Tính năng đồng bộ.
Các quầy bao gồm bốn cạnh-kích hoạt D flip-flops với
các mạng dữ liệu định tuyến thích hợp cho ăn đầu vào D. Tất cả
những thay đổi của các kết quả đầu ra Q (trừ do sự không đồng bộ
Thiết lập lại Master trong LS160A và LS161A) xảy ra như là kết quả của,
và đồng bộ với, LOW để chuyển HIGH của
đầu vào Clock (CP). Miễn là các yêu cầu thiết lập thời gian được
đáp ứng, không có thời gian hoặc hoạt động hạn chế đặc biệt trên bất kỳ
của các chế độ kiểm soát hoặc dữ liệu đầu vào.