As a simple approach, consider subd

As a simple approach, consider subdividing instruction processing into two
stages: fetch instruction and execute instruction. There are times during the execution
of an instruction when main memory is not being accessed.
This time could be
used to fetch the next instruction in parallel with the execution of the current one.
Figure 12.9a depicts this approach. The pipeline has two independent stages. The
first stage fetches an instruction and buffers it. When the second stage is free, the first
stage passes it the buffered instruction. While the second stage is executing the instruction,
the first stage takes advantage of any unused memory cycles to fetch and
buffer the next instruction. This is called instruction prefetch or fetch overlap. Note
that this approach, which involves instruction buffering, requires more registers. In
general, pipelining requires registers to store data between stages.
It should be clear that this process will speed up instruction execution. If the
fetch and execute stages were of equal duration, the instruction cycle time would be
halved. However, if we look more closely at this pipeline (Figure 12.9b), we will see
that this doubling of execution rate is unlikely for two reasons:
1. The execution time will generally be longer than the fetch time. Execution will
involve reading and storing operands and the performance of some operation.
Thus, the fetch stage may have to wait for some time before it can empty its
buffer.
2. A conditional branch instruction makes the address of the next instruction to
be fetched unknown. Thus, the fetch stage must wait until it receives the next
instruction address from the execute stage. The execute stage may then have
to wait while the next instruction is fetched.

Kết quả (Việt) 1:

Như là một cách tiếp cận đơn giản, hãy xem xét hướng dẫn chế biến thành hai phân chiagiai đoạn: lấy hướng dẫn và thực hiện các hướng dẫn. Có những lần trong quá trình thực hiệnmột giảng dạy khi bộ nhớ chính đang không được truy cập.Thời gian này có thểđược sử dụng để lấy chỉ dẫn tiếp theo song song với việc thực hiện của một trong hiện tại.Hình 12.9a mô tả cách tiếp cận này. Đường ống có hai giai đoạn độc lập. Cácgiai đoạn đầu tiên fetches một hướng dẫn và bộ đệm đó. Khi giai đoạn thứ hai là miễn phí, lần đầu tiêngiai đoạn đi nó chỉ dẫn buffered. Trong khi giai đoạn thứ hai thực hiện các hướng dẫn,giai đoạn đầu tiên mất lợi thế của bất kỳ chu kỳ không sử dụng bộ nhớ để lấy vàđệm các chỉ dẫn tiếp theo. Điều này được gọi là chỉ dẫn prefetch hoặc lấy chồng chéo lên nhau. Lưu ýrằng cách tiếp cận này, liên quan đến việc giảng dạy đệm, đòi hỏi phải đăng ký thêm. Ởnói chung, pipelining đòi hỏi phải đăng ký để lưu trữ dữ liệu giữa các giai đoạn.Nó nên được rõ ràng rằng quá trình này sẽ tăng tốc độ hướng dẫn thực hiện. Nếu cáctải và thực hiện các giai đoạn của thời gian bằng nhau, hướng dẫn chu kỳ thời gian nàogiảm đi một nửa. Tuy nhiên, nếu chúng ta nhìn chặt chẽ hơn đường ống này (hình 12.9b), chúng ta sẽ thấyrằng này tăng gấp đôi tốc độ thực thi là khó vì hai lý do:1. thời gian thực hiện nói chung sẽ dài hơn thời gian lấy. Thực thi sẽliên quan đến đọc và lưu trữ operands và hiệu suất của một số hoạt động.Vì vậy, giai đoạn tìm nạp có thể phải chờ một thời gian trước khi nó có thể rỗng của nóbuffer.2. A conditional branch instruction makes the address of the next instruction tobe fetched unknown. Thus, the fetch stage must wait until it receives the nextinstruction address from the execute stage. The execute stage may then haveto wait while the next instruction is fetched.

Kết quả (Việt) 2:

Là một phương pháp đơn giản, hãy xem xét phân chia xử lý lệnh thành hai
giai đoạn: lấy hướng dẫn và thực hiện các hướng dẫn. Có lần trong khi thực hiện
các hướng dẫn một khi bộ nhớ chính là không được truy cập.
Lần này có thể được
sử dụng để lấy các lệnh tiếp theo trong song song với việc thực hiện của một hiện tại.
Hình 12.9a mô tả cách tiếp cận này. Các đường ống dẫn có hai giai đoạn độc lập. Các
giai đoạn đầu tiên tìm nạp lệnh và bộ đệm nó. Khi giai đoạn thứ hai là miễn phí, đầu tiên
giai đoạn chuyển cho nó hướng dẫn đệm. Trong khi giai đoạn thứ hai là thực hiện các hướng dẫn,
các giai đoạn đầu tiên có lợi thế của bất kỳ chu kỳ bộ nhớ không sử dụng để lấy và
đệm các hướng dẫn tiếp theo. Điều này được gọi là hướng dẫn prefetch hoặc lấy chồng chéo lên nhau. Lưu ý
rằng phương pháp này, trong đó bao gồm hướng dẫn đệm, đòi hỏi phải đăng ký nhiều hơn. Trong
nói chung, pipelining đòi hỏi phải đăng ký để lưu trữ dữ liệu giữa các giai đoạn.
Nó nên được rõ ràng rằng quá trình này sẽ tăng tốc độ thực hiện chỉ thị. Nếu
lấy và thực hiện các giai đoạn là của thời gian bằng nhau, thời gian hướng dẫn chu kỳ sẽ được
giảm đi một nửa. Tuy nhiên, nếu chúng ta nhìn kỹ hơn vào đường ống này (hình 12.9b), chúng ta sẽ thấy
rằng tăng gấp đôi này tỷ lệ thực hiện là khó xảy ra vì hai lý do:
1. Thời gian thực hiện thường sẽ lâu hơn thời gian lấy. Thực hiện sẽ
liên quan đến việc đọc và toán hạng lưu trữ và hiệu suất của một số hoạt động.
Vì vậy, lấy giai đoạn có thể phải chờ một thời gian trước khi nó có thể trống rỗng của nó
đệm.
2. Một lệnh rẽ nhánh có điều kiện làm cho địa chỉ của lệnh kế tiếp để
được lấy không rõ. Như vậy, lấy sân khấu phải chờ đợi cho đến khi nó nhận được tới
địa chỉ hướng dẫn từ thi sân khấu. Sau đó thực hiện giai đoạn có thể phải
chờ đợi trong khi các lệnh tiếp theo là lấy.