Review Questions4.1 What are the di

Review Questions
4.1 What are the differences among sequential access, direct access, and random access?
4.2 What is the general relationship among access time, memory cost, and capacity?
4.3 How does the principle of locality relate to the use of multiple memory levels?
4.4 What are the differences among direct mapping, associative mapping, and setassociative
mapping?
4.5 For a direct-mapped cache, a main memory address is viewed as consisting of three
fields. List and define the three fields.
4.6 For an associative cache, a main memory address is viewed as consisting of two fields.
List and define the two fields.
4.7 For a set-associative cache, a main memory address is viewed as consisting of three
fields. List and define the three fields.
4.8 What is the distinction between spatial locality and temporal locality?
4.9 In general, what are the strategies for exploiting spatial locality and temporal locality?
Problems
4.1 A set-associative cache consists of 64 lines, or slots, divided into four-line sets. Main
memory contains 4K blocks of 128 words each. Show the format of main memory
addresses.
4.2 A two-way set-associative cache has lines of 16 bytes and a total size of 8 kbytes. The
64-Mbyte main memory is byte addressable. Show the format of main memory
addresses.
4.3 For the hexadecimal main memory addresses 111111, 666666, BBBBBB, show the following
information, in hexadecimal format:
a. Tag, Line, and Word values for a direct-mapped cache, using the format of Figure
4.10
b. Tag and Word values for an associative cache, using the format of Figure 4.12
c. Tag, Set, and Word values for a two-way set-associative cache, using the format of
Figure 4.15
4.7 KEY TERMS, REVIEW QUESTIONS,AND PROBLEMS
Key Terms
access time
associative mapping
cache hit
cache line
cache memory
cache miss
cache set
data cache
direct access
direct mapping
high-performance computing
(HPC)
hit ratio
instruction cache
L1 cache
L2 cache
L3 cache
locality
logical cache
memory hierarchy
multilevel cache
physical cache
random access
replacement algorithm
sequential access
set-associative mapping
spatial locality
split cache
tag
temporal locality
unified cache
virtual cache
write back
write once
write through
4.7 / KEY TERMS, REVIEW QUESTIONS,AND PROBLEMS 147
4.4 List the following values:
a. For the direct cache example of Figure 4.10: address length, number of addressable
units, block size, number of blocks in main memory, number of lines in cache,
size of tag
b. For the associative cache example of Figure 4.12: address length, number of addressable
units, block size, number of blocks in main memory, number of lines in
cache, size of tag
c. For the two-way set-associative cache example of Figure 4.15: address
length, number of addressable units, block size, number of blocks in main
memory, number of lines in set, number of sets, number of lines in cache, size
of tag
4.5 Consider a 32-bit microprocessor that has an on-chip 16-KByte four-way set-associative
cache.Assume that the cache has a line size of four 32-bit words. Draw a block diagram
of this cache showing its organization and how the different address fields are
used to determine a cache hit/miss. Where in the cache is the word from memory location
ABCDE8F8 mapped?
4.6 Given the following specifications for an external cache memory: four-way set associative;
line size of two 16-bit words; able to accommodate a total of 4K 32-bit words
from main memory; used with a 16-bit processor that issues 24-bit addresses. Design
the cache structure with all pertinent information and show how it interprets the
processor’s addresses.
4.7 The Intel 80486 has an on-chip, unified cache. It contains 8 KBytes and has a four-way
set-associative organization and a block length of four 32-bit words. The cache is organized
into 128 sets. There is a single “line valid bit” and three bits, B0, B1, and B2
(the “LRU” bits), per line. On a cache miss, the 80486 reads a 16-byte line from main
memory in a bus memory read burst. Draw a simplified diagram of the cache and
show how the different fields of the address are interpreted.
4.8 Consider a machine with a byte addressable main memory of 216 bytes and block size
of 8 bytes. Assume that a direct mapped cache consisting of 32 lines is used with this
machine.
a. How is a 16-bit memory address divided into tag, line number, and byte
number?
b. Into what line would bytes with each of the following addresses be stored?
c. Suppose the byte with address 0001 1010 0001 1010 is stored in the cache. What
are the addresses of the other bytes stored along with it?
d. How many total bytes of memory can be stored in the cache?
e. Why is the tag also stored in the cache?
4.9 For its on-chip cache, the Intel 80486 uses a replacement algorithm referred to
as pseudo least recently used. Associated with each of the 128 sets of four lines
(labeled L0, L1, L2, L3) are thre

Kết quả (Việt) 1:

Xem lại câu hỏi4.1 những gì là sự khác biệt giữa các trình tự truy cập, truy cập trực tiếp, và truy cập ngẫu nhiên?4.2 những gì là mối quan hệ nói chung trong thời gian truy cập, chi phí bộ nhớ và năng lực?4.3 các nguyên tắc của địa phương liên quan đến việc sử dụng nhiều bộ nhớ cấp như thế nào?4.4 những gì là sự khác biệt giữa trực tiếp lập bản đồ, lập bản đồ kết hợp và setassociativelập bản đồ?4.5 cho một bộ nhớ cache ánh xạ trực tiếp, một địa chỉ bộ nhớ chính được xem như là bao gồm bacác lĩnh vực. Danh sách và xác định ba lĩnh vực.4.6 cho một bộ nhớ cache kết hợp, một địa chỉ bộ nhớ chính được xem như là bao gồm hai lĩnh vực.Danh sách và xác định hai lĩnh vực.4.7 cho một bộ nhớ cache tập kết hợp, một địa chỉ bộ nhớ chính được xem như là bao gồm bacác lĩnh vực. Danh sách và xác định ba lĩnh vực.4.8 sự khác biệt giữa các địa phương không gian và thời gian địa phương là gì?4.9 nói chung, các chiến lược khai thác địa phương không gian và thời gian địa phương là gì?Vấn đề4.1 một bộ nhớ cache tập hợp kết hợp bao gồm 64 đường hoặc khe, chia làm 4-đường bộ. Mainbộ nhớ chứa 4K khối 128 từ. Hiển thị định dạng bộ nhớ chínhđịa chỉ.4.2 một bộ nhớ cache tập kết hợp hai chiều có dòng 16 byte và Tổng kích thước của 8 kbytes. Các64-megabyte bộ nhớ chính là byte địa chỉ. Hiển thị định dạng bộ nhớ chínhđịa chỉ.4.3 cho các địa chỉ bộ nhớ chính hệ thập lục phân 111111, 666666, BBBBBB, Hiển thị như sauthông tin, trong định dạng hệ thập lục phân:a. thẻ, dòng, và từ các giá trị cho một ánh xạ trực tiếp bộ nhớ cache, bằng cách sử dụng định dạng hình4.10b. từ khóa và từ đó các giá trị cho một bộ nhớ cache kết hợp, sử dụng định dạng hình 4.12c. tag, thiết lập, và giá trị cho một bộ nhớ cache tập kết hợp hai chiều, bằng cách sử dụng định dạng của WordHình 4.154.7 TỪ KHOÁ, XEM LẠI CÂU HỎI, VÀ CÁC VẤN ĐỀĐiều khoản quan trọngthời gian truy cậplập bản đồ kết hợpbộ nhớ cache đạtbộ đệm ẩn dòngbộ nhớ cachebộ nhớ cache bỏ lỡthiết lập bộ nhớ cachebộ nhớ cache dữ liệutruy cập trực tiếplập bản đồ trực tiếptính toán hiệu năng cao(HPC)đạt tỉ lệbộ nhớ cache chỉ dẫnL1 cacheBộ nhớ cache L2Bộ nhớ cache L3địa phươngbộ nhớ cache hợp lýbộ nhớ hệ thốngđa cachevật lý bộ nhớ cachetruy cập ngẫu nhiênthuật toán thay thếtruy nhập tuần tựlập bản đồ kết hợp bộkhông gian địa phươngchia bộ nhớ cachetừ khóathời gian địa phươngthống nhất bộ nhớ cachebộ nhớ cache ảoviết lạiviết một lầnviết thông quaĐIỀU KHOẢN 4.7 / QUAN TRỌNG, XEM LẠI CÂU HỎI VÀ VẤN ĐỀ 1474.4 danh sách các giá trị sau:a. ví dụ trực tiếp bộ nhớ cache của hình 4.10: chiều dài, số lượng các đầu báo địa chỉCác đơn vị, chặn kích thước, số lượng các khối trong bộ nhớ chính, số dòng trong bộ nhớ cache,Kích thước của thẻb. ví dụ kết hợp bộ nhớ cache của hình 4.12: chiều dài, số lượng các đầu báo địa chỉCác đơn vị, kích thước khối, số lượng các khối trong bộ nhớ chính, số dòng trongbộ nhớ cache, kích thước của thẻc. ví dụ bộ nhớ cache tập kết hợp hai chiều của hình 4.15: địa chỉchiều dài, số đơn vị báo, kích thước khối, số lượng các khối trong chínhbộ nhớ, số dòng trong tập hợp, số lượng các bộ, số dòng trong bộ nhớ cache, kích thướcsố thẻ4.5 xem xét một vi xử lý 32-bit có trên một con chip 16-KByte bốn cách kết hợp bộbộ nhớ cache. Giả định rằng bộ nhớ cache có kích thước đường bốn từ 32-bit. Vẽ sơ đồ khốicủa bộ đệm này hiển thị các tổ chức của nó và làm thế nào các trường địa chỉ khác nhau làđược sử dụng để xác định một bộ nhớ cache hit/Hoa hậu. Trong bộ nhớ cache đâu từ từ vị trí bộ nhớABCDE8F8 ánh xạ?4.6 được đưa ra các thông số kỹ thuật sau đây đối với một bộ nhớ cache ngoài: bốn cách thiết lập kết hợp;đường kích thước của hai 16-bit từ; có thể chứa tổng cộng 4K 32-bit từtừ bộ nhớ chính; sử dụng bộ vi xử lý 16-bit 24-bit địa chỉ các vấn đề. Thiết kếbộ nhớ cache của cấu trúc với tất cả các thông tin cần thiết và hiển thị như thế nào giải thích cácđịa chỉ của bộ vi xử lý.4.7 Intel 80486 có một bộ nhớ cache trên chip, thống nhất. Nó chứa 8 KBytes và có bốn cáchtổ chức tập hợp kết hợp và một chiều dài của bốn từ 32-bit. Bộ nhớ cache tổ chứcvào bộ 128. Đó là một đĩa đơn "dòng hợp lệ chút" và ba bit, B0, B1 và B2(bit "LRU"), mỗi dòng. Trên một bộ nhớ cache bỏ lỡ, 80486 đọc một dòng 16 byte từ chínhbộ nhớ trong một xe bus bộ nhớ đọc bùng nổ. Vẽ một sơ đồ đơn giản của bộ nhớ cache vàHiển thị như thế nào các lĩnh vực khác nhau của địa chỉ được giải thích.4.8 xem xét một máy tính với một byte địa chỉ bộ nhớ chính 216 byte và ngăn chặn các kích thước8 byte. Giả định rằng một bộ nhớ cache được ánh xạ trực tiếp bao gồm 32 đường được sử dụng với điều nàymáy.a. làm thế nào một địa chỉ bộ nhớ 16-bit chia làm thẻ, số dòng và bytesố?sinh vào dòng nào byte với mỗi người trong số các địa chỉ sau được lưu trữ?c. giả sử các byte với địa chỉ 0001 1010 0001 1010 được lưu trữ trong bộ nhớ cache. Cái gìđịa chỉ các byte được lưu trữ cùng với nó là?mất bao nhiêu tổng số byte bộ nhớ có thể được lưu trữ trong bộ nhớ cache?e. tại sao các từ khóa cũng được lưu trữ trong bộ nhớ cache?4.9 cho bộ nhớ cache trên chip, Intel 80486 sử dụng một thuật toán thay thế được gọinhư là giả sử dụng ít nhất là gần đây. Liên kết với mỗi bộ bốn dòng, 128(có nhãn L0, L1, L2, L3) là thre

Kết quả (Việt) 2:

Review Questions
4.1 sự khác biệt giữa các truy cập tuần tự, truy cập trực tiếp, và truy cập ngẫu nhiên là gì?
4.2 các mối quan hệ chung giữa thời gian truy cập, chi phí bộ nhớ và dung lượng là gì?
4.3 Làm thế nào để các nguyên tắc của địa phương liên quan đến việc sử dụng của các cấp bộ nhớ nhiều?
4.4 sự khác biệt giữa các ánh xạ trực tiếp, lập bản đồ kết hợp, và setassociative là gì
bản đồ?
4.5 Đối với một bộ nhớ cache ánh xạ trực tiếp, một địa chỉ bộ nhớ chính được xem là bao gồm ba
lĩnh vực. Danh sách và xác định ba lĩnh vực.
4.6 Đối với một bộ nhớ cache liên kết, một địa chỉ bộ nhớ chính được xem như bao gồm hai lĩnh vực.
Danh sách và xác định hai lĩnh vực.
4.7 Đối với một bộ nhớ cache bộ-kết hợp, một địa chỉ bộ nhớ chính được xem là bao gồm ba
lĩnh vực. Danh sách và xác định ba lĩnh vực.
4.8 sự khác biệt giữa các địa phương không gian và thời gian địa phương là gì?
4.9 Nói chung, các chiến lược khai thác địa phương không gian và địa phương thời gian là gì?
Vấn đề
4.1 Cache thiết lập liên kết gồm 64 dòng, hoặc khe, chia thành bộ bốn dòng. Chính
bộ nhớ chứa 4K khối 128 từ mỗi. Các định dạng của bộ nhớ chính
địa chỉ.
4.2 Một hai chiều thiết kết hợp bộ nhớ cache có dòng 16 byte và tổng kích thước của 8 Kb. Các
bộ nhớ chính 64 MB là byte địa chỉ. Các định dạng của bộ nhớ chính
địa chỉ.
4.3 Đối với bộ nhớ chính hexa địa chỉ 111111, 666666, BBBBBB, cho thấy như sau
thông tin, định dạng hệ thập lục phân:
a. Tag, Line,
và Word giá trị cho một bộ nhớ cache trực tiếp ánh xạ, sử dụng định dạng của hình 4.10
b. Tag và giá trị Word cho một bộ nhớ cache liên kết, sử dụng định dạng của hình 4.12
c. Tag, Set, và Word giá trị cho một hai chiều thiết kết hợp bộ nhớ cache, sử dụng định dạng của
hình 4.15
4.7 KHOẢN KEY, ĐÁNH GIÁ CÂU HỎI, i = 63> viết một lần viết thông qua 4,7 / KHOẢN KEY, ĐÁNH GIÁ CÂU HỎI VÀ VẤN ĐỀ 147 4.4 Danh sách các giá trị sau đây: a. Đối với ví dụ bộ nhớ cache trực tiếp Hình 4.10: chiều dài địa chỉ, số địa chỉ đơn vị, kích thước khối, số khối trong bộ nhớ chính, số dòng trong bộ nhớ cache, kích thước của thẻ b. Đối với ví dụ Cache liên kết của Hình 4.12: chiều dài địa chỉ, số địa chỉ đơn vị, kích thước khối, số khối trong bộ nhớ chính, số dòng trong bộ nhớ cache, kích thước của thẻ c. Đối với hai chiều thiết kết hợp ví dụ bộ nhớ cache của Hình 4.15: Địa chỉ chiều dài, số lượng các đơn vị địa chỉ, kích thước khối, số khối trong chính bộ nhớ, số dòng trong bộ, số bộ, số dòng trong bộ nhớ cache, kích thước của thẻ 4. 5 Hãy xem xét một bộ vi xử lý 32-bit có trên chip 16-Kbyte bốn chiều thiết kết cache.Assume rằng bộ nhớ cache có kích thước đường của bốn từ 32-bit. Vẽ một sơ đồ khối của bộ nhớ cache này cho thấy tổ chức của nó và làm thế nào các trường địa chỉ khác nhau được sử dụng để xác định một bộ nhớ cache hit / miss. Trường hợp trong bộ nhớ cache là từ từ vị trí bộ nhớ ABCDE8F8 ánh xạ? 4.6 Với các thông số kỹ thuật sau đây cho một bộ nhớ cache bên ngoài: bốn cách thiết lập liên kết; kích thước đường của hai từ 16-bit; có khả năng chứa tổng cộng 4K từ 32-bit từ bộ nhớ chính; sử dụng với một bộ xử lý 16-bit mà phát địa chỉ 24-bit. Thiết kế cấu trúc bộ nhớ cache với tất cả các thông tin thích hợp và chỉ ra cách nó diễn giải các địa chỉ của bộ xử lý. 4. 7 Intel 80486 có một on-chip, thống nhất bộ nhớ cache. Nó chứa 8 KBytes và có bốn chiều để tổ chức thiết kết và chiều dài khối của bốn từ 32-bit. Cache được tổ chức vào 128 bộ. Có một "dòng bit hợp lệ" và ba bit, B0, B1, B2 và (các "LRU" bit), mỗi dòng. Trên một cache, 80486 lần đọc một dòng 16 byte từ chính bộ nhớ trong một bus bộ nhớ đọc nổ. Vẽ một sơ đồ đơn giản của bộ nhớ cache và cho thấy cách các lĩnh vực khác nhau của địa chỉ được giải thích. 4.8 Xem xét một máy tính với một byte bộ nhớ chính địa chỉ của 216 byte và kích thước khối 8 byte. Giả sử rằng một bộ nhớ cache ánh xạ trực tiếp bao gồm 32 đường được sử dụng với điều này máy. a. Thế nào là một địa chỉ bộ nhớ 16-bit chia thành thẻ, số dòng, và byte số? b. Vào những dòng byte với nhau trong các địa chỉ sau đây sẽ được lưu trữ? c. Giả sử các byte có địa chỉ 0001 1010 0001 1010 được lưu trữ trong bộ nhớ cache. Những địa chỉ của các byte khác được lưu trữ cùng với nó là ai? d. Có bao nhiêu tổng số byte của bộ nhớ có thể được lưu trữ trong bộ nhớ cache? e. Tại sao thẻ cũng được lưu trữ trong bộ nhớ cache? 4.9 Đối với bộ nhớ cache trên chip của nó, là Intel 80486 sử dụng một thuật toán thay thế được gọi là giả gần đây nhất được sử dụng. Gắn với mỗi 128 bộ bốn dòng (có nhãn L0, L1, L2, L3) là thre Những địa chỉ của các byte khác được lưu trữ cùng với nó là ai? d. Có bao nhiêu tổng số byte của bộ nhớ có thể được lưu trữ trong bộ nhớ cache? e. Tại sao thẻ cũng được lưu trữ trong bộ nhớ cache? 4.9 Đối với bộ nhớ cache trên chip của nó, là Intel 80486 sử dụng một thuật toán thay thế được gọi là giả gần đây nhất được sử dụng. Gắn với mỗi 128 bộ bốn dòng (có nhãn L0, L1, L2, L3) là thre Những địa chỉ của các byte khác được lưu trữ cùng với nó là ai? d. Có bao nhiêu tổng số byte của bộ nhớ có thể được lưu trữ trong bộ nhớ cache? e. Tại sao thẻ cũng được lưu trữ trong bộ nhớ cache? 4.9 Đối với bộ nhớ cache trên chip của nó, là Intel 80486 sử dụng một thuật toán thay thế được gọi là giả gần đây nhất được sử dụng. Gắn với mỗi 128 bộ bốn dòng (có nhãn L0, L1, L2, L3) là thre

Kết quả (Việt) 3:

Ôn tập.Thứ tự 4.1 truy cập trực tiếp truy cập và truy cập ngẫu nhiên, sự khác biệt giữa là gì?4.2 truy cập, và dung lượng bộ nhớ của mối quan hệ giữa chi phí chung là gì?Tính cách và nhiều nguyên tắc 4.3 nơi kí ức về mức độ sử dụng?4.4 gì giữa ánh xạ trực tiếp, liên quan đến sự khác biệt của bản đồ, và setassociativeBản đồ?4,5 với ánh xạ trực tiếp của bộ nhớ cache, bộ nhớ chính bị xem như là một từ ba địa chỉFields.Danh sách các lĩnh vực và xác định ba người.4.6 kết nối với một bộ nhớ cache, bộ nhớ chính được xem như là một địa chỉ là hai lĩnh vực được hình thành.Danh sách các lĩnh vực và định nghĩa hai người.4.7 đối với một tập hợp liên kết bộ nhớ cache, bộ nhớ chính bị xem như là một từ ba địa chỉFields.Danh sách các lĩnh vực và xác định ba người.Không gian và thời gian cục bộ địa phương 4.8 tình dục khác nhau là gì?4.9 ở Đại tướng, sử dụng không gian và thời gian tính cục bộ địa phương tính chiến thuật này là gì?Vấn đề4.1 một nhóm gồm 64 dòng bộ nhớ cache kết nối, hoặc máy đánh bạc, chia làm 4 dòng set.Chính4K mảnh ký ức chứa 128 chữ.Hiển thị định dạng của bộ nhớ chínhĐịa chỉ.4.2 của hai nhóm có 16 byte bộ nhớ cache kết nối đường dây, tổng cộng có kích thước 8 byte.Cái này64 MB bộ nhớ địa chỉ là byte.Hiển thị định dạng của bộ nhớ chínhĐịa chỉ.4.3 phân bộ nhớ địa chỉ 111111666666, bbbbbb, hiển thị như sau:Theo thông tin, hệ thập lục phân định dạng:Cho ánh xạ trực tiếp của dòng bộ nhớ cache thẻ từ, và giá trị, sử dụng định dạng đồ họa.4. 10Bộ nhớ cache thẻ dùng để liên kết với giá trị sử dụng chữ, hình dạng của 4.12Dùng để thiết lập kết nối hai chiều của bộ nhớ cache, bộ sưu tập thẻ từ và giá trị, sử dụng định dạngĐồ 4.15Thuật ngữ 4.7 một chìa khóa, và xem xét vấn đề.Chìa khóa đây.Truy cậpTheo nội dung, tìm kiếm.Bộ nhớ cache, trúngBộ nhớ cache.Bộ nhớ đệm trên đường cao tốc.Bộ nhớ cacheThiết lập bộ nhớ tạmDữ liệuTruy cập trực tiếpÁnh xạ trực tiếpTính toán hiệu suất cao.(HPC)Tỷ lệ trúngBộ nhớ cache chỉ dẫnL1 cacheBộ nhớ cache L2L3 cacheMối tình dụcBộ nhớ cache logic.Cấu trúc phân cấp bộ nhớBộ nhớ cacheVật lý, bộ nhớ tạmTruy cập ngẫu nhiênThuật toán thay thế.Trình tự truy cậpNhóm kết nối bản đồKhông gian địa phương tình dụcTách bộ nhớ tạmNhãnThời gian tính địa phươngBộ nhớ cache của thống nhấtBộ nhớ cache ảoViết vềViết một lần.Bằng cách đọc và viết,4.7 / mấu chốt vấn đề xem xét các điều khoản, 147, vấn đềDanh sách các giá trị của 4.4 giáp các đô thị:Đối với đồ thị của bộ nhớ cache 4.10 trực tiếp. Ví dụ: địa chỉ số của chiều dài, có địa chỉĐơn vị, kích cỡ khối, trong bộ nhớ chính, trong bộ nhớ cache được đếm,Kích cỡ thẻĐược sử dụng như đồ 4.12 đã si - chem. Thí dụ: địa chỉ của bộ nhớ cache kết nối dài, có địa chỉ sốĐơn vị, kích cỡ khối, trong bộ nhớ chính, số dòngCỡ bộ nhớ tạm thẻDùng để thiết lập kết nối của bộ nhớ cache bộ hai chiều, như bản đồ địa chỉ 4.15:Chiều dài của đơn vị, có địa chỉ số, kích cỡ khối, khối nhà chính có số lượngBộ nhớ, tập hợp các số dòng bộ nhớ cache, tập hợp số, trong số hàng, kích thước.Nhãn4,5 cân nhắc một vi xử lý 32 bit, có trên phim 16 byte của nhóm 4 đường kết nốiBộ nhớ cache, bộ nhớ cache có một giả thuyết 4 bit 32 bit được kích cỡ.Vẽ sơ đồHiện nó có tổ chức và địa chỉ của các lĩnh vực khác nhau như thế nàoĐược dùng để xác định bộ nhớ cache, trúng / bỏ lỡ.Ở trong bộ nhớ cache từ vị trí là từ vị tríAbcde8f8 mapping?Ngoài các thông số kỹ thuật của bộ nhớ cache 4.6 sau đây: 4 nhóm kết nối đường;Hai 16 bit của dòng chữ lớn nhỏ; có thể thích ứng với cả 4K 32 - bit.Từ bộ nhớ chính; sử dụng một bộ vi xử lý 16 bit, vấn đề 24 bit địa chỉ.Thiết kế.Bộ nhớ cache cấu trúc với tất cả các thông tin, và cho thấy đó là cách giải thích.Xử lý địa chỉ.4.7 Intel 80486 có một miếng đệm trên, thống nhất.Nó chứa 8 byte, có 4Thiết lập tổ chức liên quan với bốn khối có độ dài từ 32 - bit.Nên nhớ tạm là có tổ chức.Chia thành 128 bộ.Có một đơn vị "được hiệu quả và Ba, B0, B1 và B2("L" bit), mỗi dòng.Trong bộ nhớ cache không trúng đích khi 80486 từ Chúa, người đọc một 16 byte.Xe buýt với bộ nhớ trong bộ nhớ đọc.Vẽ đồ thị đơn giản hoá bộ đệm và bộ nhớ tạmĐịa chỉ của các lĩnh vực khác nhau cho thấy làm thế nào giải thích.4.8 cân nhắc một có một byte có địa chỉ byte bộ nhớ chính 216 và kích cỡ khối máy móc.8 byte.Một giả thuyết khác được thành lập bởi 32 của ánh xạ trực tiếp này bị sử dụng bộ nhớ tạmCỗ máy.Thế nào là một trong 16 bit bộ nhớ địa chỉ điểm cho nhãn, số dòng và ByteSố điện thoại không?Cái gì sẽ đến với tất cả mọi địa chỉ byte được lưu bên dưới?Giả sử với địa chỉ byte trong bộ nhớ cache 0001 1010 1010 trong kho lưu trữ.Cái gìLưu trữ các byte địa chỉ không?Bao nhiêu byte bộ nhớ có thể lưu trữ ở trong bộ nhớ cache.Tại sao nhãn cũng cất giữ trong bộ nhớ tạm?4.9 với nó trên vùng bộ nhớ cache, Intel 80486 sử dụng một thuật toán thay thế.Làm giả gần đây sử dụng.Với bốn nhóm giai đoạn liên quan đến 128.(L1, L2, đánh dấu L0, L3) là ba